| 摘要 | 第4-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题研究背景 | 第10-11页 |
| 1.1.1 引言 | 第10页 |
| 1.1.2 Turbo码的应用和研究现状 | 第10-11页 |
| 1.2 论文的主要工作和章节安排 | 第11-14页 |
| 第二章 Turbo码基本原理的研究 | 第14-32页 |
| 2.1 编码原理简介 | 第14-17页 |
| 2.1.1 编码器结构 | 第14-15页 |
| 2.1.2 分量编码器的选择 | 第15-16页 |
| 2.1.3 交织与打孔 | 第16-17页 |
| 2.2 TURBO码译码原理 | 第17-29页 |
| 2.2.1 Turbo码译码器结构 | 第18-19页 |
| 2.2.2 BCJR算法 | 第19-24页 |
| 2.2.3 标准MAP算法 | 第24-26页 |
| 2.2.4 对数域MAP算法 | 第26-29页 |
| 2.3 TURBO码交织器 | 第29-31页 |
| 2.4 本章小结 | 第31-32页 |
| 第三章 Turbo码并行译码算法研究和实现 | 第32-46页 |
| 3.1 标准MAP算法改进 | 第32-33页 |
| 3.2 对数域MAP算法改进 | 第33-38页 |
| 3.2.1 Max_Log_MAP算法 | 第34-36页 |
| 3.2.2 修正Log_MAP算法 | 第36页 |
| 3.2.3 Scale_Max_Log_MAP算法 | 第36-38页 |
| 3.3 TURBO码性能仿真 | 第38-45页 |
| 3.3.1 不同译码算法性能比较 | 第38-41页 |
| 3.3.2 不同迭代次数性能比较 | 第41-42页 |
| 3.3.3 不同码块长度性能比较 | 第42-43页 |
| 3.3.4 Turbo码迭代终止准则 | 第43-45页 |
| 3.4 本章小结 | 第45-46页 |
| 第四章 Turbo码并行译码器和并行交织器的设计 | 第46-61页 |
| 4.1 基于GPP架构的实时信号处理技术 | 第46-49页 |
| 4.1.1 通用处理器的体系结构 | 第46-47页 |
| 4.1.2 基于通用处理器的实时信号处理技术 | 第47-48页 |
| 4.1.3 基于GPP的实时信号处理的优势与不足 | 第48-49页 |
| 4.2 基于GPP的并行TURBO译码器设计 | 第49-52页 |
| 4.2.1 并行指令选择与定点方案选择 | 第49-50页 |
| 4.2.2 SISO结构设计 | 第50-52页 |
| 4.3 基于GPP的TURBO译码器实现 | 第52-57页 |
| 4.3.1 分支度量计算单元 | 第52-53页 |
| 4.3.2 前向路径度量计算单元 | 第53-55页 |
| 4.3.3 后向路径度量和对数似然比计算单元 | 第55-57页 |
| 4.4 基于GPP的TURBO码并行交织器设计 | 第57-59页 |
| 4.4.1 QPP交织器的设计 | 第57-58页 |
| 4.4.2 基于GPP的并行交织器设计 | 第58-59页 |
| 4.5 TURBO码并行译码性能对比 | 第59-60页 |
| 4.6 本章小结 | 第60-61页 |
| 第五章 总结与展望 | 第61-63页 |
| 5.1 全文总结 | 第61页 |
| 5.2 未来研究方向 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67-68页 |
| 攻读学位期间发表或已录用的学术论文 | 第68页 |