多功能独立式逻辑分析仪设计与实现
| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 引言 | 第8-12页 |
| 1.1 课题背景 | 第8页 |
| 1.2 研究现状及研究意义 | 第8-10页 |
| 1.3 论文结构安排 | 第10-11页 |
| 1.4 本章小结 | 第11-12页 |
| 第二章 系统硬件设计 | 第12-30页 |
| 2.1 系统设计指标 | 第12页 |
| 2.2 系统框架 | 第12-14页 |
| 2.3 硬件系统结构 | 第14-22页 |
| 2.3.1 旋转编码开关 | 第14-16页 |
| 2.3.2 FPGA简介 | 第16-17页 |
| 2.3.3 SDRAM | 第17页 |
| 2.3.4 FLASH配置芯片 | 第17-18页 |
| 2.3.5 以太网控制器 | 第18-19页 |
| 2.3.6 USB控制器 | 第19-20页 |
| 2.3.7 LCD控制器 | 第20-22页 |
| 2.4 NIOSⅡ软核处理器系统构建 | 第22-29页 |
| 2.4.1 配置锁相环 | 第23-25页 |
| 2.4.2 NiosⅡ处理器定制 | 第25-28页 |
| 2.4.3 FPGA配置 | 第28-29页 |
| 2.5 本章小结 | 第29-30页 |
| 第三章 软件系统设计 | 第30-48页 |
| 3.1 软件系统流程 | 第30-32页 |
| 3.2 软件平台构建 | 第32-36页 |
| 3.2.1 μC/OS‐Ⅱ系统移植 | 第32-34页 |
| 3.2.2 μC/GUI图形支持系统移植 | 第34-36页 |
| 3.3 功能模块设计 | 第36-45页 |
| 3.3.1 采样存储模块 | 第36-38页 |
| 3.3.2 触屏显示模块 | 第38-39页 |
| 3.3.3 采样触发模块 | 第39-40页 |
| 3.3.4 逻辑分析仪控制模块 | 第40-41页 |
| 3.3.5 USB传输控制模块 | 第41-42页 |
| 3.3.6 以太网传输控制模块 | 第42-45页 |
| 3.4 上位机程序设计 | 第45-47页 |
| 3.5 本章小结 | 第47-48页 |
| 第四章 系统测试 | 第48-53页 |
| 4.1 系统实物 | 第48页 |
| 4.2 输入控制和采样显示测试 | 第48-52页 |
| 4.3 上位机测试 | 第52页 |
| 4.4 本章小结 | 第52-53页 |
| 结论与展望 | 第53-54页 |
| 参考文献 | 第54-56页 |
| 致谢 | 第56页 |
