7bit 16MS/s低功耗流水线模数转换器设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 研究背景 | 第9页 |
| 1.2 国内外研究现状 | 第9-11页 |
| 1.3 论文研究内容及结构 | 第11-13页 |
| 第二章 模数转换器概述 | 第13-23页 |
| 2.1 模数转换器的基本原理 | 第13-14页 |
| 2.1.1 采样 | 第13页 |
| 2.1.2 量化 | 第13-14页 |
| 2.1.3 编码 | 第14页 |
| 2.2 模数转换器的性能参数 | 第14-17页 |
| 2.2.1 静态性能参数 | 第15-16页 |
| 2.2.2 模数转换器的动态性能参数 | 第16-17页 |
| 2.3 常见模数转换器的类别及其特点 | 第17-21页 |
| 2.3.1 快闪型ADC | 第18页 |
| 2.3.2 逐次逼近型ADC | 第18-19页 |
| 2.3.3 Sigma-Delta ADC | 第19页 |
| 2.3.4 流水线型ADC | 第19-20页 |
| 2.3.5 各类ADC的应用总结 | 第20-21页 |
| 2.4 本章小结 | 第21-23页 |
| 第三章 流水线型ADC系统设计 | 第23-43页 |
| 3.1 流水线型ADC系统分析 | 第23页 |
| 3.2 流水线型ADC中的主要模块 | 第23-26页 |
| 3.2.1 子ADC | 第23-24页 |
| 3.2.2 乘法数模单元 | 第24-26页 |
| 3.3 流水线型ADC主要模块误差源 | 第26-31页 |
| 3.3.1 开关电容电路的误差源 | 第26-29页 |
| 3.3.2 比较器失调电压误差 | 第29页 |
| 3.3.3 电容失配误差 | 第29页 |
| 3.3.4 运算放大器的误差 | 第29-31页 |
| 3.4 冗余码校正算法 | 第31-34页 |
| 3.5 流水线型ADC低功耗技术 | 第34-41页 |
| 3.5.1 内嵌采样保持技术 | 第34-36页 |
| 3.5.2 流水线级电路量化位数 | 第36-37页 |
| 3.5.3 运放共享技术 | 第37-40页 |
| 3.5.4 流水线型ADC的系统架构 | 第40-41页 |
| 3.6 本章小结 | 第41-43页 |
| 第四章 流水线型ADC的电路设计 | 第43-69页 |
| 4.1 比较器 | 第43-47页 |
| 4.2 子ADC电路 | 第47-48页 |
| 4.3 Flash ADC电路 | 第48-49页 |
| 4.4 运算放大器设计 | 第49-59页 |
| 4.4.1 运算放大器结构的确定 | 第49-56页 |
| 4.4.2 运算放大器的共模反馈 | 第56-57页 |
| 4.4.3 运算放大器的电路设计 | 第57-58页 |
| 4.4.4 运算放大器的仿真 | 第58-59页 |
| 4.5 MDAC电路 | 第59-61页 |
| 4.5.1 采样电容的选取 | 第59-60页 |
| 4.5.2 MDAC电路设计 | 第60-61页 |
| 4.5.3 MDAC电路仿真 | 第61页 |
| 4.6 参考电压产生电路设计 | 第61-64页 |
| 4.7 时钟产生电路的设计 | 第64-66页 |
| 4.8 流水线型ADC的版图设计 | 第66-68页 |
| 4.8.1 版图设计原则 | 第66-67页 |
| 4.8.2 版图布局 | 第67页 |
| 4.8.3 版图实现 | 第67-68页 |
| 4.9 本章小结 | 第68-69页 |
| 第五章 流水线型ADC的仿真及测试 | 第69-77页 |
| 5.1 流水线型ADC的仿真 | 第69-71页 |
| 5.1.1 流水线型ADC的前仿真 | 第69-70页 |
| 5.1.2 流水线型ADC的后仿真 | 第70-71页 |
| 5.2 PCB设计 | 第71页 |
| 5.3 测试方案 | 第71-72页 |
| 5.4 测试系统 | 第72-74页 |
| 5.5 测试结果及分析 | 第74-76页 |
| 5.6 本章小结 | 第76-77页 |
| 第六章 总结与展望 | 第77-79页 |
| 6.1 总结 | 第77页 |
| 6.2 展望 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-85页 |
| 作者简介 | 第85页 |
