摘要 | 第4-5页 |
Abstract | 第5页 |
第一章 绪论 | 第8-14页 |
1.1 研究背景与意义 | 第8-10页 |
1.2 国内外研究现状与发展 | 第10-12页 |
1.2.1 国内x86架构处理器的研究现状 | 第10-11页 |
1.2.2 国内外众核处理器发展现状 | 第11页 |
1.2.3 国内外芯片验证技术研究进展 | 第11-12页 |
1.3 本文主要研究内容 | 第12-14页 |
第二章 X86众核处理器与验证系统 | 第14-30页 |
2.1 x86众核处理器设计 | 第14-19页 |
2.1.1 x86处理器概述 | 第14-15页 |
2.1.2 x86众核处理器结构 | 第15-17页 |
2.1.3 x86众核处理器验证目标 | 第17-19页 |
2.2 芯片验证技术 | 第19-22页 |
2.2.1 芯片验证方法 | 第19-21页 |
2.2.2 芯片验证关键技术 | 第21-22页 |
2.3 本文x86众核验证系统介绍 | 第22-28页 |
2.3.1 本文验证系统概述 | 第22-23页 |
2.3.2 本文验证系统关键技术 | 第23-26页 |
2.3.3 本文验证系统设计特点 | 第26-28页 |
2.4 本章小结 | 第28-30页 |
第三章 FPGA验证系统的硬件设计 | 第30-48页 |
3.1 验证系统需求分析 | 第30-32页 |
3.1.1 验证系统整体需求 | 第30页 |
3.1.2 验证系统外设接口需求 | 第30-31页 |
3.1.3 验证系统性能需求分析 | 第31-32页 |
3.2 验证系统硬件原理设计 | 第32-38页 |
3.2.1 整体设计方案 | 第32-33页 |
3.2.2 FPGA选型方案设计 | 第33-34页 |
3.2.3 FPGA与PC主板交互方案设计 | 第34-35页 |
3.2.4 电源方案设计 | 第35-37页 |
3.2.5 FPGA验证系统的原理设计 | 第37-38页 |
3.3 FPGA验证系统硬件PCB设计 | 第38-43页 |
3.3.1 PCB板卡的结构设计 | 第39页 |
3.3.2 PCB板卡的布局设计 | 第39-40页 |
3.3.3 PCB板卡的布线设计 | 第40-43页 |
3.4 FPGA验证系统硬件仿真 | 第43-46页 |
3.5 本章小结 | 第46-48页 |
第四章 FPGA验证系统的软件设计 | 第48-62页 |
4.1 PCI Express的控制器设计 | 第48-52页 |
4.1.1 PCI Express架构设计 | 第48-49页 |
4.1.2 PCI Express控制器的实现 | 第49-52页 |
4.2 DDR3的控制器设计 | 第52-56页 |
4.2.1 DDR3架构设计 | 第52-53页 |
4.2.2 DDR3控制器的实现 | 第53-56页 |
4.3 PCI Express驱动程序设计 | 第56-60页 |
4.3.1 PCI Express设备访存原理 | 第56-57页 |
4.3.2 PCI Express配置空间和地址映射 | 第57页 |
4.3.3 Linux环境下驱动程序设计 | 第57-60页 |
4.4 本章小结 | 第60-62页 |
第五章 验证系统测试与x86众核验证 | 第62-74页 |
5.1 验证系统的电气特性测试 | 第62-64页 |
5.1.1 系统的阻抗测试 | 第62-63页 |
5.1.2 系统的电压测试 | 第63页 |
5.1.3 系统的时钟测试 | 第63-64页 |
5.1.4 系统的复位测试 | 第64页 |
5.2 验证系统的接口功能测试 | 第64-68页 |
5.2.1 系统的串口测试 | 第64-65页 |
5.2.2 系统的USB测试 | 第65-66页 |
5.2.3 系统的DDR3测试 | 第66-67页 |
5.2.4 系统的PCIe测试 | 第67-68页 |
5.3 x86指令集众核结构验证 | 第68-73页 |
5.3.1 x86众核单个节点功能验证 | 第68-70页 |
5.3.2 多个x86小核Mesh网络结构验证 | 第70-73页 |
5.4 本章小结 | 第73-74页 |
第六章 结论与展望 | 第74-76页 |
6.1 全文总结 | 第74页 |
6.2 未来展望 | 第74-76页 |
参考文献 | 第76-78页 |
致谢 | 第78-80页 |
个人简历、在学期间发表的论文与研究成果 | 第80页 |