| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·课题的背景与意义 | 第10-11页 |
| ·国内外研究现状 | 第11-14页 |
| ·国外研究现状 | 第11-12页 |
| ·国内研究现状 | 第12-14页 |
| ·论文的主要工作 | 第14页 |
| ·论文的组织结构 | 第14-16页 |
| 第2章 基于 CMP 的硬件事务存储关键技术研究 | 第16-24页 |
| ·多核处理器 | 第16-17页 |
| ·事务与事务存储系统 | 第17-18页 |
| ·事务的概念 | 第17页 |
| ·事务存储系统 | 第17-18页 |
| ·硬件事务存储系统 | 第18-22页 |
| ·并发控制 | 第19-20页 |
| ·冲突检测 | 第20-21页 |
| ·版本管理 | 第21-22页 |
| ·本章小结 | 第22-24页 |
| 第3章 基于动态签名的冲突检测机制的优化 | 第24-36页 |
| ·现有签名技术分析 | 第24-28页 |
| ·Bulk HTM 签名 | 第25-27页 |
| ·LogTM-SE 签名 | 第27-28页 |
| ·动态签名(DynSig, Dynamic Signature)机制 | 第28-32页 |
| ·签名设计 | 第28-31页 |
| ·签名大小分配原理 | 第31-32页 |
| ·DynSig 签名控制器 | 第32-33页 |
| ·本章小结 | 第33-36页 |
| 第4章 基于冲突序列化的并发控制机制的优化 | 第36-50页 |
| ·现有并发控制机制 | 第36-37页 |
| ·2PL 协议基本原理 | 第36-37页 |
| ·2PL 算法分析 | 第37页 |
| ·基于冲突序列化的并发控制机制 | 第37-46页 |
| ·基本原理 | 第37-39页 |
| ·硬件组成 | 第39-41页 |
| ·事务执行模式分析 | 第41-42页 |
| ·事务执行模式选择 | 第42-46页 |
| ·事务并发执行及优化 | 第46-48页 |
| ·事务并发执行 | 第46-47页 |
| ·事务并发操作优化 | 第47-48页 |
| ·本章小结 | 第48-50页 |
| 第5章 实验验证及结果分析 | 第50-60页 |
| ·实验环境搭建 | 第50-52页 |
| ·实验仿真环境 | 第50-51页 |
| ·测试程序 | 第51-52页 |
| ·验证方案设计 | 第52页 |
| ·实验结果及分析 | 第52-58页 |
| ·DynSig 签名机制性能测试 | 第52-56页 |
| ·基于冲突序列化的并发控制机制性能测试 | 第56-58页 |
| ·本章小结 | 第58-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第66-68页 |
| 致谢 | 第68页 |