基于SMIC40nmCMOS工艺对分频器的研究与设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 引言 | 第11-18页 |
| ·研究动机 | 第11页 |
| ·CMOS 工艺的发展 | 第11-13页 |
| ·频率合成技术及分频器的应用 | 第13-14页 |
| ·分频器的设计流程 | 第14-15页 |
| ·国内外对分频器的研究现 | 第15-16页 |
| ·本文的主要内容和组织结构 | 第16-18页 |
| 第二章 锁相环频率综合器电路 | 第18-34页 |
| ·锁相环频率综合器 | 第18-25页 |
| ·整数分频频率综合器 | 第18-21页 |
| ·小数分频频率综合器 | 第21-25页 |
| ·分频器的电路结构 | 第25-28页 |
| ·基于双模预分频技术的可编程分频器 | 第26-27页 |
| ·基于除 2/除 3 单元级联技术的可编程分频器 | 第27-28页 |
| ·双模预分频器 | 第28-30页 |
| ·同步预分频器 | 第28-30页 |
| ·异步预分频器 | 第30页 |
| ·高速触发器结构 | 第30-32页 |
| ·电流模式逻辑（CML）结构 | 第31-32页 |
| ·真单相时钟（TSPC）结构 | 第32页 |
| ·本章小结 | 第32-34页 |
| 第三章 整数分频器电路设计 | 第34-42页 |
| ·系统结构设计 | 第34-35页 |
| ·电路设计 | 第35-41页 |
| ·CML 结构除 2/除 3 单元电路 | 第35-37页 |
| ·改进的 TSPC 结构除 2/除 3 单元 | 第37-38页 |
| ·其他模块设计 | 第38-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 带隙基准电流源电路的设计 | 第42-56页 |
| ·概述 | 第42页 |
| ·与电源电压无关的基准源 | 第42-45页 |
| ·与温度无关的基准源 | 第45-47页 |
| ·负温度系数电压 | 第46-47页 |
| ·正温度系数电压 | 第47页 |
| ·传统的带隙基准电路 | 第47-49页 |
| ·CMOS 基准电流源的设计 | 第49-53页 |
| ·整体结构设计 | 第49-50页 |
| ·PMOS cascade 电流镜 | 第50-51页 |
| ·运算放大器设计 | 第51-52页 |
| ·偏置电流产生电路设计 | 第52-53页 |
| ·带隙基准电流源电路前仿真 | 第53-54页 |
| ·本章小结 | 第54-56页 |
| 第五章 整数分频器的版图设计 | 第56-68页 |
| ·版图的概述 | 第56页 |
| ·版图设计的基本规则 | 第56-57页 |
| ·版图匹配性设计 | 第57-60页 |
| ·交叉匹配 | 第57-58页 |
| ·共心匹配 | 第58页 |
| ·单位器件匹配 | 第58-59页 |
| ·虚拟器件匹配 | 第59-60页 |
| ·差分信号线匹配 | 第60页 |
| ·各种效应 | 第60-62页 |
| ·寄生效应 | 第60-61页 |
| ·天线效应 | 第61-62页 |
| ·闩锁效应 | 第62页 |
| ·衬底耦合 | 第62-63页 |
| ·整数分频器的各模块版图设计 | 第63-65页 |
| ·分频器版图设计 | 第63-65页 |
| ·基准电流源的版图设计 | 第65页 |
| ·版图的物理验证 | 第65-66页 |
| ·设计规则检查 | 第66页 |
| ·版图与电路图一致性比较 | 第66页 |
| ·整数分频器的后仿真 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 总结与展望 | 第68-70页 |
| ·总结 | 第68-69页 |
| ·展望 | 第69-70页 |
| 参考文献 | 第70-76页 |
| 致谢 | 第76-77页 |
| 附录A（攻读硕士学位期间发表论文目录） | 第77-78页 |
| 附录B（攻读硕士学位期间参与项目） | 第78页 |
