可扩展的高速信号处理核心板硬件设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·论文研究背景和意义 | 第9-10页 |
| ·论文相关技术简介 | 第10-13页 |
| ·可编程逻辑技术 | 第10-11页 |
| ·SOPC 技术 | 第11-12页 |
| ·基于 Verilog 的数字设计技术 | 第12页 |
| ·μC/OS-II 实时操作系统（RTOS）技术 | 第12页 |
| ·基于套接字的网络编程技术 | 第12-13页 |
| ·论文内容安排 | 第13-15页 |
| 第2章 核心板硬件设计 | 第15-22页 |
| ·硬件总体设计 | 第15页 |
| ·核心器件选型 | 第15-18页 |
| ·硬件电路各模块设计 | 第18-21页 |
| ·电源电路设计 | 第18-19页 |
| ·配置电路设计 | 第19-20页 |
| ·PCB 设计分析及资源扩展考虑 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 验证功能的硬件及逻辑设计 | 第22-44页 |
| ·应用开发流程 | 第22页 |
| ·验证功能的硬件电路设计 | 第22-26页 |
| ·数据采集电路设计 | 第23-24页 |
| ·网络通信电路设计 | 第24-26页 |
| ·逻辑平台总体设计 | 第26-27页 |
| ·SOPC 设计 | 第27-31页 |
| ·SOPC Builder 介绍 | 第27页 |
| ·SOPC IP 核使用及设置 | 第27-30页 |
| ·MegaFunction 定制 PLL 模块 | 第30-31页 |
| ·各逻辑模块 VERILOG 设计及仿真 | 第31-43页 |
| ·FFT 控制器设计及仿真 | 第31-37页 |
| ·I2C 控制器设计及仿真 | 第37-39页 |
| ·I2S 控制器设计及仿真 | 第39-41页 |
| ·SRAM 控制器设计及仿真 | 第41-43页 |
| ·本章小结 | 第43-44页 |
| 第4章 验证功能的软件设计 | 第44-53页 |
| ·驱动程序设计 | 第44-47页 |
| ·FFT 驱动设计 | 第44-45页 |
| ·I2C 驱动编写 | 第45页 |
| ·SRAM 驱动编写 | 第45-46页 |
| ·网络通信驱动修改 | 第46-47页 |
| ·应用程序设计 | 第47-52页 |
| ·μC/OS-II 系统相关技术介绍 | 第47-48页 |
| ·应用程序设计 | 第48-52页 |
| ·本章小结 | 第52-53页 |
| 第5章 验证功能的系统测试及核心板性能分析 | 第53-61页 |
| ·系统测试环境介绍 | 第53页 |
| ·测试结果 | 第53-56页 |
| ·数据采集测试结果 | 第53-54页 |
| ·FFT 测试结果 | 第54页 |
| ·SRAM 测试结果 | 第54-55页 |
| ·网络测试结果 | 第55-56页 |
| ·核心板性能分析 | 第56-60页 |
| ·本章小结 | 第60-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-66页 |
| 致谢 | 第66-67页 |
| 附录 A | 第67-68页 |
