视频编解码系统在嵌入式多核处理器上的设计实现
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-14页 |
| ·视频编码技术的概述 | 第9-10页 |
| ·视频编解码协议的发展 | 第10-12页 |
| ·嵌入式多核DSP概述 | 第12-13页 |
| ·论文主要内容及结构 | 第13-14页 |
| 第二章 视频编解码技术及嵌入式多核处理器性能分析 | 第14-27页 |
| ·H.263视频编码协议概述 | 第14-16页 |
| ·H.263视频编解码中的技术分析 | 第16-22页 |
| ·信源编码器 | 第16-20页 |
| ·解码器 | 第20-21页 |
| ·H.263视频编码过程 | 第21-22页 |
| ·H.263视频解码过程 | 第22页 |
| ·CT3400嵌入式多核处理器结构 | 第22-26页 |
| ·Quads | 第24-25页 |
| ·可程序化的输入/输出接口 | 第25-26页 |
| ·小结 | 第26-27页 |
| 第三章 在硬件上实现H.263实时视频编解码 | 第27-53页 |
| ·视频编解码系统逻辑结构 | 第27-32页 |
| ·H.263视频编码器设计逻辑 | 第28-30页 |
| ·H.263视频解码器设计逻辑 | 第30-31页 |
| ·系统其它部分设计思路 | 第31-32页 |
| ·基于视频编解码角度对CT3400的性能分析 | 第32-35页 |
| ·PE性能分析 | 第32-33页 |
| ·DSE性能分析 | 第33-34页 |
| ·MTE性能分析 | 第34-35页 |
| ·功能模块划分及硬件资源安排 | 第35-37页 |
| ·功能模块的设计 | 第35-36页 |
| ·硬件资源安排 | 第36-37页 |
| ·编码模块的设计 | 第37-49页 |
| ·编码模块的功能模块设计 | 第37-40页 |
| ·编码模块的工作方式设计 | 第40-44页 |
| ·编码主程序的设计 | 第44-49页 |
| ·解码模块的设计 | 第49-51页 |
| ·解码工作模块的设计 | 第49-50页 |
| ·解码主流程设计 | 第50-51页 |
| ·视频编解码系统的实现 | 第51-52页 |
| ·小结 | 第52-53页 |
| 第四章 视频编码在网络传输中的研究 | 第53-61页 |
| ·视频编码网络封装技术的研究 | 第53-57页 |
| ·RTP协议 | 第53-54页 |
| ·RTP对H.263视频数据的封装 | 第54-56页 |
| ·具体的设计实现 | 第56-57页 |
| ·编码速率控制的研究 | 第57-60页 |
| ·编码速率控制算法 | 第57-59页 |
| ·编码速率控制的实现 | 第59-60页 |
| ·小结 | 第60-61页 |
| 参考文献 | 第61-63页 |
| 结束语 | 第63-64页 |
| 致谢 | 第64-65页 |
| 攻读学位期间发表论文 | 第65页 |
