| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·论文的选课背景 | 第7-8页 |
| ·基于ASIC的算法实现结构介绍 | 第8-9页 |
| ·完全硬件电路结构形式 | 第8页 |
| ·基于指令集（ISA）的电路结构形式 | 第8-9页 |
| ·本文的研究工作及章节安排 | 第9-11页 |
| 第二章 基于RISC的ASIP处理机及其并行结构 | 第11-19页 |
| ·基于RISC的ASIP处理机的专用指令集 | 第12-13页 |
| ·基于RISC结构的ASIP处理机结构 | 第13-15页 |
| ·几种典型的ASIP并行处理体系结构 | 第15-18页 |
| ·本章小节 | 第18-19页 |
| 第三章 ASIP处理机的SIMD并行结构设计 | 第19-27页 |
| ·SIMD并行结构的实现方式 | 第19-21页 |
| ·ASIP处理机的SIMD并行结构的设计 | 第21-24页 |
| ·具有保护性功能的指令集设计 | 第21-23页 |
| ·具有保护性功能的结构设计 | 第23-24页 |
| ·功能仿真 | 第24-25页 |
| ·本章小结 | 第25-27页 |
| 第四章 利用ASIP处理机的SIMD并行结构实现1024 点FFT | 第27-37页 |
| ·FFT算法介绍 | 第27-29页 |
| ·传统DIT-FFT算法结构 | 第27-28页 |
| ·DIT-FFT算法结构改进 | 第28-29页 |
| ·ASIP的SIMD并行结构实现FFT | 第29-33页 |
| ·采用ASIP的SIMD并行结构实现1024 点FFT | 第29-30页 |
| ·交换网络的设计 | 第30-33页 |
| ·ASIP的SIMD并行结构实现1024 点FFT的FPGA实现 | 第33-34页 |
| ·本章小结 | 第34-37页 |
| 第五章 ASIP专用功能单元设计——全硬件状态机实现二进制算术编码器 | 第37-57页 |
| ·硬件状态机介绍 | 第37-40页 |
| ·Mealy状态机介绍 | 第37-38页 |
| ·Moore型状态机介绍 | 第38页 |
| ·状态机设计步骤 | 第38-39页 |
| ·基于状态机的流水线结构 | 第39-40页 |
| ·自适应二进制算术编码介绍 | 第40-47页 |
| ·自适应二进制算术编码理论介绍 | 第40-43页 |
| ·常规编码模式 | 第43-44页 |
| ·Bypass编码模式 | 第44页 |
| ·重整 | 第44-45页 |
| ·自适应二进制算术编码改进 | 第45-47页 |
| ·采用全硬件形式实现自适应二进制算术编码器 | 第47-54页 |
| ·利用状态机控制流水线技术实现二进制算术编码 | 第48-53页 |
| ·仿真结果 | 第53-54页 |
| ·采用全硬件形式实现自适应二进制算术编码器的FPGA实现 | 第54页 |
| ·硬件状态机电路与ASIP技术的综合应用 | 第54-56页 |
| ·本章小结 | 第56-57页 |
| 第六章 总结与展望 | 第57-59页 |
| ·总结 | 第57页 |
| ·展望 | 第57-59页 |
| 致谢 | 第59-61页 |
| 参考文献 | 第61-64页 |
| 作者在读期间参加的科研工作及科研成果 | 第64-65页 |
