基于CCSDSAOS和FPGA的高速可配置复接器设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 引言 | 第8-13页 |
| ·课题的目的和意义 | 第8-9页 |
| ·CCSDS AOS 在国内外的研究和应用概况 | 第9-11页 |
| ·国外研究状况 | 第9-10页 |
| ·国内研究状况 | 第10-11页 |
| ·课题的难点和关键技术 | 第11页 |
| ·本文的章节安排 | 第11-13页 |
| 第2章 高速可配置复接器的理论基础 | 第13-25页 |
| ·CCSDS AOS 建议 | 第13-22页 |
| ·CCSDS 简介 | 第13页 |
| ·CCSDS AOS 概述 | 第13-14页 |
| ·CCSDS 主网及其业务 | 第14-15页 |
| ·空间链路子网SLS | 第15-17页 |
| ·位流业务 | 第17-18页 |
| ·虚拟信道及其复用方式 | 第18页 |
| ·虚拟信道协议数据单元 | 第18-21页 |
| ·信道接入数据单元 | 第21页 |
| ·SLS 的业务等级 | 第21-22页 |
| ·伪随机化 | 第22页 |
| ·高速可配置复接器的技术指标和配置选项 | 第22-24页 |
| ·业务类型 | 第22-23页 |
| ·输出速率 | 第23页 |
| ·业务等级和差错控制 | 第23页 |
| ·CADU 的格式和长度 | 第23-24页 |
| ·VCDU 主导头信息 | 第24页 |
| ·加扰设置 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第3章 高速可配置复接器的FPGA 设计 | 第25-48页 |
| ·高速可配置复接器总体设计 | 第25-31页 |
| ·高速可配置复接器功能描述 | 第25-26页 |
| ·配置指令的格式 | 第26-27页 |
| ·虚拟信道复用方式和调度规则 | 第27页 |
| ·虚拟信道数据缓存设置 | 第27-30页 |
| ·并行m 序列产生算法 | 第30-31页 |
| ·设计环境和工具简介 | 第31-33页 |
| ·FPGA 及其设计流程 | 第31-32页 |
| ·VHDL 简介 | 第32页 |
| ·开发环境和仿真环境 | 第32-33页 |
| ·复接器系统的具体设计 | 第33-41页 |
| ·时钟产生器 | 第34页 |
| ·协调控制器 | 第34-35页 |
| ·链路控制器 | 第35-37页 |
| ·填充VCDU 模块 | 第37页 |
| ·合路调度器 | 第37-38页 |
| ·交织编码器 | 第38-40页 |
| ·并行扰码器 | 第40页 |
| ·并串转换模块 | 第40-41页 |
| ·配置系统的具体设计方案 | 第41-45页 |
| ·异步串行通信协议 | 第42页 |
| ·指令接收模块的状态机设计 | 第42-44页 |
| ·指令分解模块 | 第44-45页 |
| ·仿真结果 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 第4章 高速可配置复接器的硬件电路设计与调试 | 第48-70页 |
| ·设计工具与设计流程 | 第48-50页 |
| ·PADS2005 简介 | 第48-49页 |
| ·原理图设计流程 | 第49-50页 |
| ·PCB 设计流程 | 第50页 |
| ·高速可配置复接器的硬件实现方案 | 第50-60页 |
| ·FPGA 电路 | 第51-53页 |
| ·供电电路 | 第53-56页 |
| ·接口模块 | 第56-58页 |
| ·设计结果 | 第58-59页 |
| ·PCB 设计中的关键问题及处理方法 | 第59-60页 |
| ·系统调试 | 第60-69页 |
| ·电路调试与问题解决 | 第60页 |
| ·功能验证系统 | 第60-61页 |
| ·验证系统环境设定 | 第61-62页 |
| ·验证结果 | 第62-66页 |
| ·调试中遇到的问题及解决办法 | 第66-69页 |
| ·本章小结 | 第69-70页 |
| 第5章 总结 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 硕士期间发表论文目录 | 第73-74页 |
| 致谢 | 第74页 |
