中文摘要 | 第1-3页 |
ABSTRACT | 第3-7页 |
第一章 前言 | 第7-12页 |
·设计背景 | 第7页 |
·本文的结构 | 第7-8页 |
·ADC 性能指标 | 第8-12页 |
·精度(Resolution) | 第8页 |
·非线性(Nonlinearity) | 第8-9页 |
·信噪比(SNR) | 第9-10页 |
·信号对噪声加失真的比(SNDR) | 第10页 |
·动态范围(Dynamic Range) | 第10页 |
·无杂散动态范围(SFDR) | 第10-11页 |
·输入带宽(Input Bandwidth) | 第11页 |
·输入信号摆幅(Input Signal Swing) | 第11-12页 |
第二章 高速ADC 的原理和各种结构的比较 | 第12-21页 |
·高速ADC 的一般结构 | 第12页 |
·闪烁型(Flash)ADC | 第12-13页 |
·折叠型(Folding)/内插法(Interpolating ) ADC | 第13-16页 |
·折叠型ADC | 第13-16页 |
·插补技术(Interpolating) | 第16页 |
·两步(Two-Step)ADC 和子区型(Subranging) ADC | 第16-18页 |
·两步ADC | 第16-17页 |
·子区型ADC | 第17-18页 |
·流水线型(pipeline)ADC | 第18-21页 |
·流水线ADC 精度和速度的优势 | 第19-20页 |
·流水线中MDAC 的实现 | 第20-21页 |
第三章 每级1.5 位流水线ADC 系统建模 | 第21-35页 |
·每级1.5 位流水线ADC 的理想系统的实现 | 第21-23页 |
·流水线一级的Matlab 实现 | 第21-22页 |
·每级1.5 位流水线系统功能的验证 | 第22-23页 |
·非理想因素对每级1.5 位流水线ADC 系统的影响 | 第23页 |
·噪声(Noise) | 第23-27页 |
·量化噪声 | 第23-25页 |
·热噪声 | 第25-26页 |
·系统仿真确定各级采样电容的大小 | 第26-27页 |
·比较器的失调误差(Comparator Offset) | 第27-30页 |
·余数放大器的增益误差(Residue Amplifier Gain Error) | 第30-35页 |
·余数放大器的误差对系统性能的影响 | 第30-31页 |
·静态的增益误差 | 第31-32页 |
·动态的增益误差 | 第32-33页 |
·数字校准技术 | 第33-35页 |
第四章 每级1.5 位,50 兆流水线ADC 的电路实现 | 第35-59页 |
·每级1.5 位,50M 流水线ADC 的电路级模块划分 | 第35页 |
·比较器电路 | 第35-39页 |
·比较器电路结构的比较和选择 | 第35-37页 |
·基于锁存器的比较器电路 | 第37-39页 |
·开关电容放大器 | 第39-54页 |
·采样保持电路 | 第39-46页 |
·余数放大器 | 第46-54页 |
·数模转换模块 | 第54-55页 |
·时钟产生电路 | 第55-56页 |
·数字逻辑电路 | 第56-59页 |
·锁存器电路 | 第56-58页 |
·数字矫正逻辑电路 | 第58-59页 |
第五章 提高系统性能的关键技术 | 第59-67页 |
·主要采用的技术 | 第59页 |
·采样开关的改进 | 第59-64页 |
·固定栅极和源极电压的采样开关 | 第61-63页 |
·设计时考虑的一些问题 | 第63-64页 |
·下极板采样技术 | 第64-67页 |
·电荷注入效应 | 第64-65页 |
·下极板采样技术 | 第65-66页 |
·消除比较器的反馈噪声 | 第66-67页 |
第六章 版图和晶体管级仿真结果 | 第67-74页 |
·版图需要考虑的一些基本问题 | 第67-70页 |
·噪声的隔离 | 第67-69页 |
·匹配问题 | 第69-70页 |
·电路的布局和最后的版图 | 第70-71页 |
·仿真方法和结果 | 第71-74页 |
·仿真注意的问题 | 第71-72页 |
·仿真结果 | 第72-74页 |
第七章 总结和展望 | 第74-75页 |
·总结 | 第74页 |
·展望 | 第74-75页 |
参考文献 | 第75-78页 |
发表论文和科研情况说明 | 第78-79页 |
致谢 | 第79页 |