| 摘要 | 第1-7页 |
| 目录 | 第7-11页 |
| 图目录 | 第11-13页 |
| 表目录 | 第13-14页 |
| 第一章 绪论 | 第14-28页 |
| ·研究背景 | 第14-16页 |
| ·开展处理器可靠性研究的必要性 | 第14页 |
| ·处理器发生软错误的主要原因 | 第14-15页 |
| ·冗余技术分类 | 第15-16页 |
| ·可靠性衡量指标 | 第16页 |
| ·研究现状 | 第16-19页 |
| ·在FPGA上实现可重构容错处理器 | 第16-17页 |
| ·单芯片处理器的容错与可靠性研究 | 第17页 |
| ·容错处理器阵列的可靠性研究 | 第17页 |
| ·计算机系统的可靠性研究 | 第17-19页 |
| ·工业界研发现状 | 第19页 |
| ·处理器可靠性设计的主要技术 | 第19-24页 |
| ·从工艺的角度 | 第20页 |
| ·从电路设计的角度 | 第20-21页 |
| ·从微结构设计的角度 | 第21-23页 |
| ·从软件设计的角度 | 第23-24页 |
| ·本文的研究目标与研究方法 | 第24-25页 |
| ·本文的主要贡献 | 第25-26页 |
| ·本文的组织结构 | 第26-28页 |
| 第二章 连续快速的处理器仿真故障注入技术 | 第28-40页 |
| ·引言 | 第28页 |
| ·处理器故障注入常用方法 | 第28-31页 |
| ·硬件故障注入方法 | 第29页 |
| ·软件故障注入方法 | 第29-30页 |
| ·仿真故障注入方法 | 第30-31页 |
| ·混合故障注入方法 | 第31页 |
| ·电路模拟故障注入方法 | 第31页 |
| ·处理器故障模型 | 第31-32页 |
| ·龙芯1号处理器的故障注入方法 | 第32-39页 |
| ·仿真故障注入平台 | 第32-35页 |
| ·故障注入点 | 第35-37页 |
| ·软错误注入过程 | 第37-38页 |
| ·故障注入运行效果 | 第38-39页 |
| ·小结 | 第39-40页 |
| 第三章 龙芯1号处理器的软错误敏感性分析 | 第40-61页 |
| ·引言 | 第40页 |
| ·龙芯1号处理器软错误敏感性分析 | 第40-60页 |
| ·取指与译码部件 | 第41-44页 |
| ·操作队列 | 第44-46页 |
| ·通用寄存器与浮点寄存器 | 第46-48页 |
| ·定点算术逻辑运算单元ALU与定点乘法器MUL | 第48-49页 |
| ·浮点算术逻辑运算单元FALU与浮点乘法器FMUL | 第49-51页 |
| ·地址运算部件 | 第51-52页 |
| ·TLB部件 | 第52-55页 |
| ·Cache部件 | 第55-57页 |
| ·时钟域转换部件与接口部件 | 第57-59页 |
| ·软错误敏感性分析小结 | 第59-60页 |
| ·小结 | 第60-61页 |
| 第四章 体系结构级低开销容错触发器设计技术 | 第61-66页 |
| ·引言 | 第61-62页 |
| ·容错触发器单元设计 | 第62-64页 |
| ·晶体管级容错触发器 | 第62-63页 |
| ·门级容错触发器 | 第63-64页 |
| ·基于软错误敏感性分析的体系结构级低开销容错触发器设计技术 | 第64-65页 |
| ·小结 | 第65-66页 |
| 第五章 处理器片内存储器的可靠性设计技术 | 第66-88页 |
| ·引言 | 第66-67页 |
| ·片内存储器的常用可靠性设计技术 | 第67-69页 |
| ·编码检错纠错技术 | 第67页 |
| ·冗余行列与内建自修复技术 | 第67-68页 |
| ·空闲单元关闭技术 | 第68页 |
| ·dirty数据块提前写回技术 | 第68-69页 |
| ·故障隔离技术 | 第69页 |
| ·高可靠存储单元电路与版图设计技术 | 第69页 |
| ·利用局部性减少处理器片内存储器的访问次数 | 第69-80页 |
| ·访存部件结构分析 | 第70-71页 |
| ·TLB部件初始设计结构分析 | 第71-73页 |
| ·Cache部件初始设计结构分析 | 第73-74页 |
| ·根据虚拟地址历史记录同时减少TLB和Cache对片内存储器的访问次数 | 第74-77页 |
| ·关键路径分析 | 第77-78页 |
| ·功耗降低情况分析 | 第78-80页 |
| ·类write-through更新算法 | 第80-87页 |
| ·Cache更新算法 | 第80-81页 |
| ·write-through更新算法与write-buffer | 第81-83页 |
| ·类write-through更新算法 | 第83-85页 |
| ·进一步的编码保护 | 第85-87页 |
| ·小结 | 第87-88页 |
| 第六章 静态检测流水线与选择性重复执行技术 | 第88-102页 |
| ·引言 | 第88页 |
| ·常用体系结构级冗余设计技术 | 第88-91页 |
| ·时间冗余技术 | 第89-90页 |
| ·硬件冗余技术 | 第90-91页 |
| ·静态检测流水线与选择性重复执行技术 | 第91-101页 |
| ·龙芯1号处理器的指令执行分布情况和面积分布情况 | 第92-94页 |
| ·静态检测流水线技术 | 第94-97页 |
| ·选择性重复执行技术 | 第97-100页 |
| ·验证环境 | 第100-101页 |
| ·小结 | 第101-102页 |
| 第七章 精确流水线超时恢复技术 | 第102-110页 |
| ·引言 | 第102页 |
| ·常用流水线超时恢复技术 | 第102-103页 |
| ·精确流水线超时恢复技术 | 第103-108页 |
| ·流水线超时软错误敏感性分析 | 第103-105页 |
| ·结果总线增加操作码比较 | 第105-107页 |
| ·产生超时例外重新取指执行指令 | 第107-108页 |
| ·超时错误敏感触发器超时重置 | 第108页 |
| ·三模冗余与ECC校验 | 第108页 |
| ·性能面积开销 | 第108页 |
| ·小结 | 第108-110页 |
| 第八章 结束语 | 第110-113页 |
| ·引言 | 第110页 |
| ·本文的主要贡献 | 第110-111页 |
| ·进一步的研究工作 | 第111-113页 |
| 参考文献 | 第113-123页 |
| 致谢 | 第123-124页 |
| 作者简历 | 第124页 |
