| 摘要 | 第1-5页 |
| Abstract | 第5-10页 |
| 第1章 绪论 | 第10-17页 |
| ·课题的来源、背景及意义 | 第10-11页 |
| ·视频信号制式介绍 | 第11-12页 |
| ·视频压缩编码标准 | 第12-16页 |
| ·国际电信联盟视频协议H系列 | 第14-15页 |
| ·运动图像专家组视频标准MPEG系列 | 第15-16页 |
| ·论文主要研究内容 | 第16-17页 |
| 第2章 H.264视频编码标准 | 第17-31页 |
| ·H.264视频编码框架 | 第18-19页 |
| ·H.264图像的帧结构 | 第19-21页 |
| ·H.264码流结构 | 第21-24页 |
| ·H.264关键技术 | 第24-30页 |
| ·帧内预测编码 | 第24-25页 |
| ·帧间预测编码 | 第25-28页 |
| ·整形变换 | 第28-29页 |
| ·熵编码 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 视频采集压缩卡硬件电路设计 | 第31-46页 |
| ·硬件总体框架 | 第31-32页 |
| ·主处理器DM642 | 第32-36页 |
| ·TMS320DM642的CPU单元、Cache结构和EDMA | 第33-34页 |
| ·TMS320DM642的视频口 | 第34-35页 |
| ·DM642的其它外设 | 第35-36页 |
| ·DM642外围设备 | 第36-37页 |
| ·视频解码器SAA7115 | 第36页 |
| ·DM642与SAA7115之间的连接 | 第36-37页 |
| ·片间通讯总线I~2C总线 | 第37-39页 |
| ·I~2C总线概述 | 第37-38页 |
| ·I~2C总线工作原理 | 第38-39页 |
| ·I~2C总线基本操作 | 第39页 |
| ·系统通讯总线PC104PLUS | 第39-45页 |
| ·PC104简介 | 第39-40页 |
| ·PC104和PC104PLUS | 第40-41页 |
| ·PCI总线信号 | 第41-42页 |
| ·PCI总线命令编码 | 第42页 |
| ·PCI总线的传输协议 | 第42-45页 |
| ·本章小结 | 第45-46页 |
| 第4章 Windows2000下驱动程序设计 | 第46-59页 |
| ·DM642的PCI接口 | 第46-50页 |
| ·PCI接口的内部结构 | 第47-48页 |
| ·PCI接口的控制寄存器 | 第48-49页 |
| ·EEPROM接口 | 第49-50页 |
| ·Windows2000操作系统简介 | 第50-52页 |
| ·系统硬件特权等级 | 第50-51页 |
| ·系统内核环境组成 | 第51-52页 |
| ·WDM驱动程序介绍 | 第52-54页 |
| ·WDM驱动程序的主要工作如下 | 第52-53页 |
| ·WDM驱动程序入口点和回调例程 | 第53页 |
| ·IO系统服务派发例程 | 第53-54页 |
| ·驱动程序设计 | 第54-58页 |
| ·驱动程序的结构分析 | 第54-56页 |
| ·驱动程序的功能实现 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第5章 DSP软件编程及H.264编码实现 | 第59-76页 |
| ·DSPBIOS | 第59-64页 |
| ·DSPBIOS的概念 | 第59-62页 |
| ·DSPBIOS程序开发模型 | 第62-63页 |
| ·DSPBIOS程序开发过程 | 第63-64页 |
| ·系统的软件框架 | 第64-65页 |
| ·H.264编码实现 | 第65-71页 |
| ·H.264编码模块使用的主要的数据结构 | 第65-66页 |
| ·H.264编码模块的主流程 | 第66-67页 |
| ·编码一个宏块流程 | 第67-70页 |
| ·H.264编码器从PC到DSP的移植 | 第70-71页 |
| ·H.264编码器在DAM642上的优化 | 第71-74页 |
| ·项目级优化 | 第71-72页 |
| ·C语言级优化 | 第72-73页 |
| ·汇编程序级优化 | 第73-74页 |
| ·优化成果 | 第74页 |
| ·实验结果 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 结论 | 第76-77页 |
| 参考文献 | 第77-80页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第80-81页 |
| 致谢 | 第81页 |