| 摘要 | 第1-12页 |
| ABSTRACT | 第12-13页 |
| 第一章 绪论 | 第13-17页 |
| ·课题研究背景 | 第13页 |
| ·国内外相关研究 | 第13-14页 |
| ·课题主要工作 | 第14-15页 |
| ·课题研究成果 | 第15-16页 |
| ·文章的组织 | 第16-17页 |
| 第二章 PCI Express 简介 | 第17-27页 |
| ·PCI 总线的发展与局限 | 第17-18页 |
| ·PCI Express 的发展历程 | 第18-19页 |
| ·PCI Express 分层体系结构 | 第19-20页 |
| ·物理层 | 第19页 |
| ·数据链路层 | 第19-20页 |
| ·事务层 | 第20页 |
| ·PCI Express 的PIPE 接口 | 第20-21页 |
| ·PCI Express 的模块化设计方法 | 第21-23页 |
| ·PCI Express 规范中的抖动与误码率 | 第23-26页 |
| ·抖动 | 第24-25页 |
| ·误码率 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 时钟数据恢复CDR 技术剖析 | 第27-38页 |
| ·芯片间通讯方式概述 | 第27-28页 |
| ·CDR 的实现方式简介 | 第28-30页 |
| ·基于PLL 的CDR 结构 | 第30-37页 |
| ·CDR 电路的分类 | 第32-34页 |
| ·CDR 环路的线性分析 | 第34-36页 |
| ·CDR 参数设计 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 2.5Gbps 时钟数据恢复的电路设计 | 第38-69页 |
| ·本文采用的CDR 的总体结构 | 第38-39页 |
| ·鉴相器的设计 | 第39-48页 |
| ·用于CDR 的鉴相器的原理 | 第40-42页 |
| ·半速率线性鉴相器的电路设计 | 第42-46页 |
| ·鉴相器的非理想性 | 第46-48页 |
| ·鉴频器的设计 | 第48-52页 |
| ·半速率鉴频器DQFD 的工作原理 | 第48-51页 |
| ·半速率鉴频器DQFD 的电路实现及模拟结果 | 第51-52页 |
| ·电荷泵的设计 | 第52-59页 |
| ·电荷泵的非理想性 | 第52-54页 |
| ·电荷泵电路的设计 | 第54-59页 |
| ·低通滤波器的设计 | 第59-62页 |
| ·电阻设计 | 第59-60页 |
| ·电容设计 | 第60-62页 |
| ·压控振荡器的设计 | 第62-68页 |
| ·压控振荡器的工作原理 | 第62-64页 |
| ·压控振荡器的设计与模拟 | 第64-68页 |
| ·本章小结 | 第68-69页 |
| 第五章 2.5Gbps 时钟数据恢复电路的版图设计 | 第69-76页 |
| ·CDR 的版图设计和模拟 | 第69-73页 |
| ·鉴相器的版图设计 | 第69-70页 |
| ·鉴频器的版图设计 | 第70-71页 |
| ·电荷泵的版图设计 | 第71-72页 |
| ·振荡器的版图设计 | 第72-73页 |
| ·整体版图布局及模拟结果分析 | 第73-74页 |
| ·数模混合电路的版图布局考虑 | 第74-75页 |
| ·本章小结 | 第75-76页 |
| 第六章 结束语 | 第76-78页 |
| ·本文工作总结 | 第76页 |
| ·未来工作展望 | 第76-78页 |
| 致谢 | 第78-79页 |
| 攻读硕士期间发表和撰写的论文 | 第79-80页 |
| 参考文献 | 第80-83页 |