TLB的设计与验证
| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-13页 |
| ·选题背景 | 第11-12页 |
| ·课题研究的内容、成果和意义 | 第12页 |
| ·本文的组织结构 | 第12-13页 |
| 第二章 TLB 原理概述 | 第13-20页 |
| ·虚拟存储技术 | 第13-15页 |
| ·虚拟存储的存储管理方式 | 第13-14页 |
| ·虚拟存储技术的作用 | 第14-15页 |
| ·TLB 的作用和原理 | 第15-17页 |
| ·TLB 的作用 | 第15-16页 |
| ·TLB 的工作原理 | 第16-17页 |
| ·几种TLB 结构介绍 | 第17-19页 |
| ·基于结构优化设计的TLB | 第17-18页 |
| ·基于低功耗设计的TLB | 第18-19页 |
| ·本章小节 | 第19-20页 |
| 第三章 TLB 的逻辑实现 | 第20-33页 |
| ·TLB 总体结构设计 | 第20-21页 |
| ·TLB 模块设计 | 第21-32页 |
| ·输入电路 | 第22-23页 |
| ·TLB_CAM | 第23-27页 |
| ·TLB_SRAM | 第27-29页 |
| ·写信号生成电路 | 第29-32页 |
| ·本章小节 | 第32-33页 |
| 第四章 TLB 的版图设计 | 第33-46页 |
| ·TLB 版图规划 | 第33-36页 |
| ·TLB 版图布局 | 第33-34页 |
| ·TLB 版图布线 | 第34-35页 |
| ·TLB 版图设计的简要流程 | 第35-36页 |
| ·TLB 中关键单元的版图设计 | 第36-42页 |
| ·CAM 单元的版图设计 | 第36-38页 |
| ·SRAM 单元的版图设计 | 第38-40页 |
| ·其他功能块部分的版图设计 | 第40-42页 |
| ·TLB 最终版图的完成 | 第42-45页 |
| ·设计规则检查（DRC）和电学规则检查（ERC） | 第42-43页 |
| ·版图与电路图一致性检查（LVS） | 第43-45页 |
| ·TLB 最终版图 | 第45页 |
| ·本章小节 | 第45-46页 |
| 第五章 TLB 验证 | 第46-60页 |
| ·验证方法概述 | 第46页 |
| ·TLB 的验证方法 | 第46-47页 |
| ·TLB 的逻辑模拟 | 第47-54页 |
| ·TLB 测试寄存器 | 第47-49页 |
| ·测试模式下的TLB 逻辑模拟 | 第49-51页 |
| ·页模式下TLB 的逻辑模拟 | 第51-54页 |
| ·TLB 的版图模拟 | 第54-59页 |
| ·4M 模式下的TLB 模拟 | 第54-56页 |
| ·4K 模式下的TLB 模拟 | 第56-59页 |
| ·本章小节 | 第59-60页 |
| 第六章 结束语 | 第60-61页 |
| ·全文的工作总结 | 第60页 |
| ·工作展望 | 第60-61页 |
| 致谢 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 附录A 攻读硕士期间发表和已投稿的论文 | 第64-65页 |
| 附录B 与TLB 测试相关寄存器状态位说明 | 第65-66页 |
| 附录C 本设计中的版图设计规则 | 第66-67页 |
