| 第一章 绪论 | 第1-13页 |
| 1．1 课题介绍及方案论证 | 第8-9页 |
| 1．2 论文主要任务 | 第9页 |
| 1．3 论文意义 | 第9-10页 |
| 1．4 相关技术综述 | 第10-13页 |
| 1．4．1 微机总线技术 | 第10-11页 |
| 1．4．2 CPLD及其在线可编程技术 | 第11页 |
| 1．4．3 设备驱动程序的开发技术 | 第11-13页 |
| 第二章 PCI总线简介 | 第13-21页 |
| 2．1 PCI总线特点 | 第13页 |
| 2．2 PCI总线信号 | 第13-16页 |
| 2．3 PCI总线命令 | 第16页 |
| 2．4 PCI总线协议 | 第16-17页 |
| 2．4．1 PCI总线传输控制 | 第17页 |
| 2．4．2 PCI的编址 | 第17页 |
| 2．5 PCI总线传输 | 第17-19页 |
| 2．6 PCI配置空间 | 第19-21页 |
| 第三章 PCI总线接口的实现 | 第21-34页 |
| 3．1 PCI总线接口芯片S5933 | 第21-25页 |
| 3．1．1 S5933结构及功能 | 第22-23页 |
| 3．1．2 S5933信号描述 | 第23页 |
| 3．1．3 S5933操作寄存器 | 第23-25页 |
| 3．2 S5933的FIFO通道 | 第25-34页 |
| 3．2．1 功能描述 | 第26-29页 |
| 3．2．1．1 FIFO缓冲区管理和endian转换机制 | 第26页 |
| 3．2．1．2 外加接口FIFO状态及控制信号 | 第26-27页 |
| 3．2．1．3 在总线主控方式使用FIFO | 第27-29页 |
| 3．2．2 总线接口 | 第29-31页 |
| 3．2．2．1 FIFO PCI接口 | 第29-30页 |
| 3．2．2．2 FIFO外加总线接口 | 第30-31页 |
| 3．2．3 FIFO配置 | 第31-34页 |
| 第四章 高速数据通信系统的硬件开发 | 第34-63页 |
| 4．1 高速数据通信系统硬件结构框图 | 第34-36页 |
| 4．2 复杂可编程逻辑器件XC9572 | 第36-37页 |
| 4．3 高速FIFO IDT72235LB | 第37-38页 |
| 4．4 CPLD开发流程 | 第38-39页 |
| 4．5 数字电路的硬件描述语言设计方法 | 第39-41页 |
| 4．6 数据传输逻辑控制电路设计 | 第41-63页 |
| 4．6．1 数据传输逻辑控制电路总体分析 | 第41-42页 |
| 4．6．2 数据传输逻辑控制电路的CPLD设计及实现 | 第42-43页 |
| 4．6．3 输出通道控制逻辑 | 第43-56页 |
| 4．6．4 输入通道控制逻辑 | 第56-63页 |
| 第五章 高速数据通信系统的软件开发 | 第63-73页 |
| 5．1 设备驱动程序开发 | 第63-64页 |
| 5．2 设备驱动程序开发工具WinDriver介绍 | 第64-66页 |
| 5．2．1 WinDriver的特点 | 第64-65页 |
| 5．2．2 WinDriver的结构及工作原理 | 第65-66页 |
| 5．2．3 用WinDriver开发驱动程序的方法 | 第66页 |
| 5．3 用WinDriver开发PCI通信卡驱动程序 | 第66-71页 |
| 5．3．1 PCI通信卡驱动程序基本功能及实现 | 第66-68页 |
| 5．3．2 PCI通信卡驱动程序的编写 | 第68-71页 |
| 5．4 用户测试程序开发 | 第71-73页 |
| 第六章 系统测试及结果分析 | 第73-78页 |
| 6．1 测试结果 | 第73-75页 |
| 6．2 测试结果分析 | 第75-78页 |
| 结论 | 第78-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 攻读硕士学位期间发表的学术论文 | 第84页 |
