| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·网络安全现状和IPSEC 协议的出现 | 第9页 |
| ·IPSEC 安全协处理器设计的研究方法 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·论文的研究内容和章节安排 | 第11-13页 |
| 第二章 IPSEC 安全体系及协处理器体系设计 | 第13-27页 |
| ·IPSEC 安全体系 | 第13-16页 |
| ·IPSEC 数据包的处理流程 | 第16-20页 |
| ·外出数据包的处理流程 | 第16-18页 |
| ·进入数据包的处理流程 | 第18-20页 |
| ·IPSEC 安全协处理器体系结构 | 第20-23页 |
| ·安全网卡 | 第20-21页 |
| ·IPSec 安全协议的功能模块 | 第21-22页 |
| ·IPSec 安全协处理器结构 | 第22-23页 |
| ·IPSEC 安全协处理器的FPGA 实现方案 | 第23-26页 |
| ·FPGA 开发流程 | 第24页 |
| ·FPGA 设计语言和工具 | 第24-25页 |
| ·FPGA 验证平台 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 有限域理论及AES 算法 | 第27-31页 |
| ·有限域的相关理论 | 第27-29页 |
| ·群和域的概念 | 第27-28页 |
| ·素数域GF（p）及其相关运算 | 第28页 |
| ·特征为2 的域GF（2~m ）及其表示 | 第28-29页 |
| ·GF(2~m )中的元素在多项式基表示下的运算 | 第29页 |
| ·基于有限域的AES 加密算法 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 AES 加密算法的高速硬件实现 | 第31-41页 |
| ·AES 加密算法原理 | 第31-36页 |
| ·算法加解密步骤 | 第31-35页 |
| ·密钥扩展步骤 | 第35-36页 |
| ·算法的硬件优化设计 | 第36-39页 |
| ·流水线设计和密钥扩展 | 第36-37页 |
| ·T 盒设计 | 第37页 |
| ·T 盒分级地址译码 | 第37-39页 |
| ·仿真验证 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第五章 身份和消息认证算法的硬件实现 | 第41-51页 |
| ·单向散列函数 | 第41-42页 |
| ·消息认证码 | 第42页 |
| ·SHA-1 算法 | 第42-46页 |
| ·SHA-1 的优化硬件设计 | 第46-49页 |
| ·算法分析 | 第46页 |
| ·硬件优化实现的新结构 | 第46-48页 |
| ·实现结果 | 第48-49页 |
| ·本章小结 | 第49-51页 |
| 第六章 结束语 | 第51-53页 |
| 致谢 | 第53-55页 |
| 参考文献 | 第55-59页 |
| 作者攻读硕士期间的研究成果和参加的科研项目 | 第59-61页 |
| 附录A AES 算法代码 | 第61-87页 |
| 附录B SHA－1 算法代码 | 第87-93页 |
| 附录C AES 和SHA-1 算法说明 | 第93-95页 |
| APPENDIX A: SHA-1 EXAMPLES | 第95-99页 |