基于FPGA的正则表达式匹配引擎的设计
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-14页 |
| ·立题背景 | 第10-11页 |
| ·相关领域研究及国内外现状 | 第11-13页 |
| ·相关领域研究 | 第11-12页 |
| ·国内外研究现状 | 第12-13页 |
| ·本文的工作 | 第13页 |
| ·文章组织结构 | 第13-14页 |
| 第2章 入侵检测系统 | 第14-22页 |
| ·入侵检测系统 | 第14-17页 |
| ·入侵检测系统的组成 | 第14-15页 |
| ·入侵检测系统的分类 | 第15-16页 |
| ·两种入侵检测系统的比较 | 第16-17页 |
| ·Snort | 第17-20页 |
| ·Snort的整体结构 | 第18-19页 |
| ·Snort规则 | 第19-20页 |
| ·Snort规则示例 | 第20页 |
| ·本章小结 | 第20-22页 |
| 第3章 正则表达式匹配引擎的设计 | 第22-34页 |
| ·正则表达式 | 第22-23页 |
| ·软件正则表达式匹配引擎 | 第23-25页 |
| ·正则表达式匹配引擎的分类 | 第23-25页 |
| ·两种正则引擎的比较 | 第25页 |
| ·基于通用模块的硬件正则引擎设计 | 第25-32页 |
| ·硬件正则引擎概述 | 第25-26页 |
| ·硬件正则引擎的结构设计 | 第26-28页 |
| ·单条规则匹配引擎的设计 | 第28-29页 |
| ·单条规则引擎的无回溯机制 | 第29-32页 |
| ·本章小结 | 第32-34页 |
| 第4章 通用模块设计 | 第34-48页 |
| ·参数化通用处理模块概述 | 第34页 |
| ·参数化通用处理模块的设计出发点 | 第34-36页 |
| ·通用处理模块的分类 | 第36页 |
| ·通用处理模块的设计 | 第36-47页 |
| ·通用比较器模块 | 第36-38页 |
| ·通用计数器模块 | 第38-40页 |
| ·点号元字符模块 | 第40-41页 |
| ·问号元字符模块 | 第41-42页 |
| ·加号元字符模块 | 第42-43页 |
| ·星号元字符模块 | 第43-45页 |
| ·分支元字符模块 | 第45-47页 |
| ·RAM地址生成模块 | 第47页 |
| ·本章小结 | 第47-48页 |
| 第5章 Snort规则到通用硬件规则引擎的转换 | 第48-53页 |
| ·Snort规则集中正则表达式的解析 | 第48-49页 |
| ·应用通用模块生成规则引擎 | 第49-52页 |
| ·本章小结 | 第52-53页 |
| 第6章 硬件引擎的性能分析 | 第53-60页 |
| ·软件引擎的实现方式 | 第53-55页 |
| ·硬件引擎的性能分析 | 第55-59页 |
| ·时间复杂度分析 | 第55-56页 |
| ·空间复杂度分析 | 第56-57页 |
| ·实际资源消耗及性能估算 | 第57-59页 |
| ·今后工作展望 | 第59页 |
| ·本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读硕士学位期间发表的论文及取得的科研成果 | 第65-66页 |
| 致谢 | 第66页 |
