动态指令集计算机处理器的自重构系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 1 绪论 | 第8-12页 |
| ·课题的研究背景 | 第8-9页 |
| ·动态重构处理器系统的研究意义 | 第9-10页 |
| ·本文的主要工作 | 第10-11页 |
| ·本文开展的工作环境 | 第11-12页 |
| 2 动态重构的技术基础 | 第12-31页 |
| ·动态重构的配置结构 | 第12-17页 |
| ·可编程 FPGA的硬件结构 | 第17-19页 |
| ·动态重构系统的结构 | 第19-20页 |
| ·动态重构的设计方法 | 第20-25页 |
| ·基于差异的重构设计 | 第20-21页 |
| ·基于模块的重构设计 | 第21-24页 |
| ·基于 EAPR的重构设计 | 第24-25页 |
| ·自重构系统概述 | 第25-31页 |
| ·自重构系统的关键技术 | 第25-27页 |
| ·自重构系统 | 第27-31页 |
| 3 SSE指令集的64位 RISC_CPU设计 | 第31-47页 |
| ·精简指令集计算机处理器的设计 | 第31-39页 |
| ·RISC_CPU各组成部件的设计 | 第32-37页 |
| ·RISC_CPU寻址方式和指令系统 | 第37-39页 |
| ·SSE1指令集 | 第39-41页 |
| ·实现的 SSE1指令 | 第39-40页 |
| ·SSE1指令的RISC_CPU的仿真与测试 | 第40-41页 |
| ·SSE2指令集 | 第41-43页 |
| ·实现的SSE2指令 | 第41-42页 |
| ·SSE2指令的RISC_CPU的仿真与测试 | 第42-43页 |
| ·SSE4指令集 | 第43-47页 |
| ·实现64位运算的 SSE4指令 | 第43-44页 |
| ·SSE4指令的RISC_CPU的仿真与测试 | 第44-45页 |
| ·实现128位运算的 SSE4指令 | 第45-47页 |
| 4 DISC_CPU的自重构设计与实现 | 第47-59页 |
| ·DISC_CPU自重构系统的基本结构及设计流程 | 第47-50页 |
| ·DISC_CPU自重构系统设计 | 第50-55页 |
| ·系统硬件设计 | 第50-51页 |
| ·系统软件设计 | 第51-52页 |
| ·系统模块文件的设计 | 第52-53页 |
| ·系统的重构实现 | 第53-55页 |
| ·设计结果分析 | 第55-59页 |
| 结论 | 第59-60页 |
| 参考文献 | 第60-62页 |
| 攻读硕士学位期间发表学术论文情况 | 第62-63页 |
| 致谢 | 第63-64页 |
