数字电路测试中扩展相容性多扫描树设计
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 插图索引 | 第9-11页 |
| 附表索引 | 第11-12页 |
| 第1章 绪论 | 第12-15页 |
| ·研究背景与意义 | 第12-14页 |
| ·选题背景 | 第12-13页 |
| ·研究意义 | 第13-14页 |
| ·本文主要工作与组织结构 | 第14-15页 |
| 第2章 扫描测试基础理论概述 | 第15-31页 |
| ·数字集成电路测试的基本概念 | 第15-18页 |
| ·故障 | 第15-16页 |
| ·故障模型 | 第16-17页 |
| ·单固定故障模型 | 第17-18页 |
| ·激励与响应 | 第18页 |
| ·故障检测与故障诊断 | 第18页 |
| ·测试面临的挑战 | 第18-20页 |
| ·基本的电路测试技术和方法 | 第20-22页 |
| ·功能测试和结构测试 | 第20页 |
| ·可测试性分析 | 第20-21页 |
| ·自动测试向量生成 | 第21-22页 |
| ·故障模拟 | 第22页 |
| ·可测试性设计 | 第22-25页 |
| ·扫描设计 | 第23页 |
| ·内建自测试 | 第23-24页 |
| ·边界扫描设计 | 第24-25页 |
| ·测试功耗降低技术的概述 | 第25-30页 |
| ·排序技术 | 第25-27页 |
| ·扫描链阻塞技术 | 第27-30页 |
| ·本章小结 | 第30-31页 |
| 第3章 扫描树结构 | 第31-36页 |
| ·相容关系 | 第31-32页 |
| ·单扫描树结构 | 第32-34页 |
| ·多扫描树结构 | 第34-35页 |
| ·本章小结 | 第35-36页 |
| 第4章 扩展相容性多扫描树结构 | 第36-46页 |
| ·扩展相容性的概念和定义 | 第36-37页 |
| ·扩展相容性单扫描树设计 | 第37页 |
| ·扩展相容性多扫描树设计 | 第37-38页 |
| ·相容图 | 第38-39页 |
| ·扩展相容性多扫描树的构造算法 | 第39-42页 |
| ·扩展相容性多扫描树的构造算法 | 第40-41页 |
| ·FINDCLIQUES 算法 | 第41-42页 |
| ·减少扫描输出规则 | 第42-44页 |
| ·降低平均功耗 | 第44-45页 |
| ·本章小结 | 第45-46页 |
| 第5章 实验结果 | 第46-52页 |
| ·参数计算 | 第46页 |
| ·测试应用时间和测试功耗的降低 | 第46-48页 |
| ·测试激励数据量的降低 | 第48-49页 |
| ·测试硬件开销和测试响应数据量的增加 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 结论与展望 | 第52-54页 |
| 参考文献 | 第54-59页 |
| 附录A 攻读硕士学位期间发表的论文和参加的项目 | 第59-60页 |
| 致谢 | 第60页 |
