| 中文摘要 | 第12-13页 |
| ABSTRACT | 第13-14页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 经典密码通信 | 第15页 |
| 1.2 量子密码通信 | 第15-16页 |
| 1.3 数据协调的发展状况 | 第16页 |
| 1.4 本文研究内容及章节安排 | 第16-19页 |
| 第二章 基于LDPC码的CV-QKD数据协调方案 | 第19-31页 |
| 2.1 LDPC码的基本原理概述 | 第19-24页 |
| 2.1.1 LDPC码基本定义 | 第19-21页 |
| 2.1.2 LDPC校验矩阵的构造方法 | 第21-22页 |
| 2.1.3 LDPC码译码算法 | 第22-24页 |
| 2.2 CV-QKD基础 | 第24-25页 |
| 2.3 CV-QKD的数据协调 | 第25-26页 |
| 2.4 CV-QKD数据协调方案 | 第26-28页 |
| 2.4.1 样条纠错 | 第26-27页 |
| 2.4.2 多电平编码/多级译码纠错 | 第27-28页 |
| 2.5 本章小结 | 第28-31页 |
| 第三章 OpenCL并行计算框架 | 第31-39页 |
| 3.1 OpenCL架构 | 第31-35页 |
| 3.1.1 平台模型 | 第31-32页 |
| 3.1.2 执行模型 | 第32-33页 |
| 3.1.3 内存模型 | 第33-34页 |
| 3.1.4 编程模型 | 第34-35页 |
| 3.2 OpenCL平台、上下文和设备 | 第35页 |
| 3.3 OpenCL内核及程序 | 第35-36页 |
| 3.4 OpenCL实现的平台 | 第36-37页 |
| 3.4.1 OpenCL在GPU上的实现 | 第36页 |
| 3.4.2 OpenCL在FPGA上的实现 | 第36-37页 |
| 3.5 本章小结 | 第37-39页 |
| 第四章 基于FPGA的OpenCL编程实现 | 第39-47页 |
| 4.1 硬件平台介绍 | 第39-40页 |
| 4.2 软件平台介绍 | 第40页 |
| 4.3 配置环境变量 | 第40-42页 |
| 4.4 安装PCIE驱动 | 第42页 |
| 4.5 验证开发环境 | 第42-43页 |
| 4.6 宿主机程序与内核程序 | 第43-45页 |
| 4.6.1 宿主机程序的编写 | 第43-44页 |
| 4.6.2 内核程序的编写 | 第44-45页 |
| 4.7 编译OpenCL内核 | 第45页 |
| 4.8 配置FPGA | 第45-46页 |
| 4.9 生成并执行主机程序 | 第46-47页 |
| 第五章 CV-QKD数据协调的并行加速方案 | 第47-59页 |
| 5.1 基于LDPC码的CV-QKD数据协调 | 第47-49页 |
| 5.1.1 连续变量量子密钥分发的数据协调 | 第47页 |
| 5.1.2 基于LDPC的MSD译码算法 | 第47-49页 |
| 5.2 LDPC码校验矩阵的存储优化 | 第49-53页 |
| 5.2.1 静态十字双向循环链表的存储结构 | 第49-51页 |
| 5.2.2 适合OpenCL使用的LDPC码校验矩阵的存储结构 | 第51-53页 |
| 5.3 基于异构计算的数据协调优化 | 第53-55页 |
| 5.3.1 协调系统设计 | 第53页 |
| 5.3.2 SW译码算法加速的FPGA内核实现 | 第53-55页 |
| 5.4 实验结果及分析 | 第55-57页 |
| 5.5 本章小结 | 第57-59页 |
| 第六章 结论与展望 | 第59-61页 |
| 6.1 本文的工作与总结 | 第59-60页 |
| 6.2 有待研究的问题及展望 | 第60-61页 |
| 参考文献 | 第61-65页 |
| 攻读学位期间取得的研究成果 | 第65-66页 |
| 致谢 | 第66-67页 |
| 个人简况及联系方式 | 第67-68页 |