| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第11-14页 |
| 1.1 研究背景 | 第11-12页 |
| 1.2 研究意义 | 第12页 |
| 1.3 本文主要研究内容 | 第12-13页 |
| 1.4 本文组织结构 | 第13-14页 |
| 第2章 相关工作介绍 | 第14-22页 |
| 2.1 解释型模拟器 | 第14-16页 |
| 2.1.1 原理介绍 | 第14页 |
| 2.1.2 模拟器介绍 | 第14-16页 |
| 2.2 编译型模拟器 | 第16-19页 |
| 2.2.1 原理介绍 | 第16页 |
| 2.2.2 模拟器介绍 | 第16-19页 |
| 2.3 其他模拟器优化技术 | 第19-21页 |
| 2.3.1 Multiprocessing approach | 第19页 |
| 2.3.2 QEMU based | 第19-20页 |
| 2.3.3 KVM | 第20-21页 |
| 2.4 本章小结 | 第21-22页 |
| 第3章 深度流水线模拟优化技术 | 第22-33页 |
| 3.1 c67x的流水线 | 第22-24页 |
| 3.1.1 c67x的流水线介绍 | 第22页 |
| 3.1.2 指令的时钟延迟 | 第22-23页 |
| 3.1.3 流水线举例 | 第23-24页 |
| 3.2 流水线模拟优化技术 | 第24-29页 |
| 3.2.1 流水线全模拟分析 | 第24-26页 |
| 3.2.2 流水线全模拟性能分析 | 第26页 |
| 3.2.3 深度流水线模拟优化算法 | 第26-29页 |
| 3.3 nop指令分析 | 第29-32页 |
| 3.3.1 nop指令作用分析 | 第29页 |
| 3.3.2 nop指令占比分析 | 第29-30页 |
| 3.3.3 nop指令实现优化 | 第30-32页 |
| 3.4 本章小结 | 第32-33页 |
| 第4章 并行指令的寄存器写时拷贝技术 | 第33-44页 |
| 4.1 c67x的指令并行特性 | 第33-35页 |
| 4.1.1 c67x的硬件功能单元 | 第33页 |
| 4.1.2 执行包举例 | 第33-34页 |
| 4.1.3 硬件的并行性在软件模拟时所产生的问题 | 第34-35页 |
| 4.2 并行指令的寄存器写时拷贝算法 | 第35-42页 |
| 4.2.1 c67x目标代码的并行指令占比分析 | 第35-38页 |
| 4.2.2 执行包的目标寄存器占比分析 | 第38-40页 |
| 4.2.3 并行指令的寄存器写时拷贝算法描述 | 第40-42页 |
| 4.3 本章小结 | 第42-44页 |
| 第5章 测试过程与结果分析 | 第44-56页 |
| 5.1 测试环境 | 第44-47页 |
| 5.1.1 测试环境的配置 | 第44页 |
| 5.1.2 测试用例 | 第44-47页 |
| 5.1.3 测试说明 | 第47页 |
| 5.2 测试结果及分析 | 第47-55页 |
| 5.2.1 流水线优化性能分析 | 第47-49页 |
| 5.2.2 流水线阶段分析 | 第49-50页 |
| 5.2.3 nop优化实现性能分析 | 第50-51页 |
| 5.2.4 并行指令寄存器写时拷贝优化分析 | 第51-52页 |
| 5.2.5 寄存器拷贝分析 | 第52-53页 |
| 5.2.6 总体优化分析 | 第53-55页 |
| 5.3 本章小结 | 第55-56页 |
| 第6章 总结及展望 | 第56-58页 |
| 6.1 工作总结 | 第56页 |
| 6.2 工作展望 | 第56-58页 |
| 参考文献 | 第58-62页 |
| 致谢 | 第62页 |