| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第10-20页 |
| 1.1 课题背景和研究意义 | 第10-14页 |
| 1.1.1 选题背景 | 第10-11页 |
| 1.1.2 研究意义 | 第11-12页 |
| 1.1.3 研究内容 | 第12-14页 |
| 1.2 国内外研究现状 | 第14-17页 |
| 1.2.1 缓存划分 | 第14-15页 |
| 1.2.2 缓存替换算法 | 第15-16页 |
| 1.2.3 异构多核缓存管理方案 | 第16-17页 |
| 1.3 论文的结构安排 | 第17-20页 |
| 第2章 异构多核处理器与缓存系统 | 第20-30页 |
| 2.1 引言 | 第20页 |
| 2.2 异构多核处理器 | 第20-23页 |
| 2.2.1 CPU-GPU异构多核处理器架构 | 第20-22页 |
| 2.2.2 CPU-GPU异构架构面临的挑战 | 第22-23页 |
| 2.3 末级高速缓存组织与管理 | 第23-29页 |
| 2.3.1 末级高速缓存存储结构 | 第23-24页 |
| 2.3.2 末级高速缓存组织结构 | 第24-25页 |
| 2.3.3 末级缓存一致性协议 | 第25-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第3章 CPU与GPU访存行为分析 | 第30-42页 |
| 3.1 引言 | 第30页 |
| 3.2 Gem5-GPU模拟器 | 第30-32页 |
| 3.3 CPU与GPU访存行为分析 | 第32-40页 |
| 3.3.1 实验测试程序集 | 第32-35页 |
| 3.3.2 实验配置 | 第35-36页 |
| 3.3.3 CPU与GPU访存行为分析 | 第36-40页 |
| 3.4 本章小结 | 第40-42页 |
| 第4章 基于Cache划分的自适应替换算法 | 第42-58页 |
| 4.1 引言 | 第42页 |
| 4.2 基于Cache划分的自适应替换算法设计 | 第42-50页 |
| 4.2.1 Cache划分机制 | 第42-43页 |
| 4.2.2 自适应替换算法 | 第43-45页 |
| 4.2.3 工作流程 | 第45-50页 |
| 4.3 实验设计及结果分析 | 第50-55页 |
| 4.3.1 评估方法 | 第50页 |
| 4.3.2 实验配置 | 第50-51页 |
| 4.3.3 测试程序 | 第51-52页 |
| 4.3.4 实验结果分析 | 第52-55页 |
| 4.4 本章小结 | 第55-58页 |
| 第5章 基于GPU缺失感知的动态Cache划分算法 | 第58-68页 |
| 5.1 引言 | 第58页 |
| 5.2 基于GPU缺失感知的动态Cache划分算法设计 | 第58-63页 |
| 5.2.1 策略说明 | 第58-59页 |
| 5.2.2 工作流程 | 第59-63页 |
| 5.3 实验设计及结果分析 | 第63-66页 |
| 5.3.1 评估方法 | 第63页 |
| 5.3.2 实验配置 | 第63-64页 |
| 5.3.3 测试程序 | 第64页 |
| 5.3.4 实验结果分析 | 第64-66页 |
| 5.4 本章小结 | 第66-68页 |
| 结论 | 第68-70页 |
| 工作总结 | 第68-69页 |
| 进一步工作 | 第69-70页 |
| 参考文献 | 第70-74页 |
| 攻读硕士学位期间所发表的学术论文 | 第74-76页 |
| 致谢 | 第76页 |