| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-20页 |
| ·研究背景及意义 | 第13-17页 |
| ·DRSS 系统简介 | 第13-15页 |
| ·DRSS 系统中高速数据传输的关键技术 | 第15-17页 |
| ·研究信道均衡技术的意义 | 第17-19页 |
| ·论文的主要工作及安排 | 第19-20页 |
| 第二章 DRSS 信道建模与仿真 | 第20-30页 |
| ·DRSS URE 链路的信道模型 | 第20-22页 |
| ·中继星HPA 非线性模型 | 第22-28页 |
| ·Saleh 模型 | 第23-24页 |
| ·Rapp 模型 | 第24页 |
| ·Wiener 模型 | 第24-25页 |
| ·Hammerstein 模型 | 第25页 |
| ·Volterra 模型 | 第25-26页 |
| ·有记忆多项式模型 | 第26页 |
| ·有记忆多项式模型 | 第26-28页 |
| ·HPA 有记忆效应非线性模型比较 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 第三章 DRSS 系统中的16 阶调制方式研究 | 第30-42页 |
| ·16 阶调制信号 | 第30-33页 |
| ·16PSK 调制信号 | 第30-31页 |
| ·16QAM 调制信号 | 第31-32页 |
| ·4+12-APSK 调制信号 | 第32-33页 |
| ·DRSS 系统中的16 阶调制方式性能比较 | 第33-35页 |
| ·仿真分析 | 第35-41页 |
| ·调制信号通过DRSS 信道后的星座图 | 第36-38页 |
| ·调制信号通过DRSS 信道后的功率谱密度(PSD) | 第38-39页 |
| ·调制信号通过HPA 后的误比特率性能 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 第四章 线性均衡研究 | 第42-56页 |
| ·线性均衡的原理 | 第42-43页 |
| ·自适应均衡算法 | 第43-51页 |
| ·LMS 算法 | 第43-44页 |
| ·RLS 算法 | 第44-46页 |
| ·QR-RLS 算法 | 第46-49页 |
| ·恒模算法 | 第49-51页 |
| ·仿真实验 | 第51-55页 |
| ·仿真线性均衡前后的解调星座图 | 第51-53页 |
| ·仿真DRSS 信道线性均衡的BER 性能 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 基于SVF 滤波的非线性均衡研究 | 第56-67页 |
| ·稀疏Volterra 滤波 | 第56-59页 |
| ·Volterra 级数 | 第56-57页 |
| ·Volterra 滤波 | 第57-58页 |
| ·稀疏Volterra 滤波——SVF | 第58-59页 |
| ·基于稀疏Volterra 滤波的非线性均衡算法 | 第59-62页 |
| ·最小二乘滤波的QR-RLS 算法 | 第59-61页 |
| ·改进的QR-RLS 算法 | 第61-62页 |
| ·仿真实验 | 第62-66页 |
| ·仿真改进的QR-RLS 算法的收敛性能 | 第62-63页 |
| ·基于SVF 非线性均衡对调制信号均衡后的星座图 | 第63-64页 |
| ·仿真DRSS 信道非线性均衡的BER 性能 | 第64-66页 |
| ·本章小结 | 第66-67页 |
| 第六章 DRSS 信道盲均衡的FPGA 实现 | 第67-80页 |
| ·FPGA 开发平台 | 第68-71页 |
| ·VHDL 语言 | 第69页 |
| ·Xilinx 专用开发环境ISE | 第69-70页 |
| ·仿真工具ModelSim | 第70页 |
| ·Virtex-4 系列FPGA 的性能特点 | 第70-71页 |
| ·XC4VSX55 简介 | 第71页 |
| ·设计思想 | 第71-75页 |
| ·有限字长对算法硬件实现的影响 | 第71-72页 |
| ·盲均衡器的结构设计 | 第72-75页 |
| ·盲均衡器功能模块的实现 | 第75-77页 |
| ·滤波器部分 | 第75-77页 |
| ·系数更新部分 | 第77页 |
| ·ModelSim 实验仿真 | 第77-79页 |
| ·本章小结 | 第79-80页 |
| 结束语 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 作者在学期间取得的学术成果 | 第87页 |