基于MPC8536的雷达嵌入式数据处理平台设计
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第13-17页 |
| 1.1 研究背景及意义 | 第13-14页 |
| 1.2 研究现状 | 第14-15页 |
| 1.3 本文主要工作和章节安排 | 第15-17页 |
| 第二章 雷达系统的基本组成及数据处理方案设计 | 第17-28页 |
| 2.1 雷达系统的基本组成 | 第17-20页 |
| 2.1.1 雷达的基本组成及工作原理 | 第17-18页 |
| 2.1.2 雷达的主要性能参数 | 第18页 |
| 2.1.3 现代雷达技术 | 第18-20页 |
| 2.2 数据处理在雷达系统中的使用 | 第20-21页 |
| 2.2.1 数据处理的重要性 | 第20-21页 |
| 2.2.2 雷达数据处理的性能要求 | 第21页 |
| 2.2.3 本次设计的对外接.要求 | 第21页 |
| 2.3 平台方案设计 | 第21-26页 |
| 2.3.1 方案选择 | 第21-23页 |
| 2.3.2 核心处理模块 | 第23-24页 |
| 2.3.3 接.模块 | 第24-25页 |
| 2.3.4 EOS模块 | 第25-26页 |
| 2.4 本章小结 | 第26-28页 |
| 第三章 硬件平台的搭建 | 第28-43页 |
| 3.1 硬件设计框图 | 第28-29页 |
| 3.2 CPU的设计 | 第29-31页 |
| 3.2.1 启动项配置 | 第29-30页 |
| 3.2.2 资源分配 | 第30-31页 |
| 3.3 DDR2接.的设计 | 第31-35页 |
| 3.3.1 总线组成 | 第31-33页 |
| 3.3.2 布局、布线规则 | 第33-35页 |
| 3.3.3 端接和解耦措施 | 第35页 |
| 3.4 PCI-E高速总线接.设计 | 第35-37页 |
| 3.4.1 链路组成 | 第36页 |
| 3.4.2 辅助信号设计 | 第36-37页 |
| 3.4.3 布局、布线规则 | 第37页 |
| 3.5 CPLD片内设计 | 第37-38页 |
| 3.5.1 功能框图 | 第37页 |
| 3.5.2 上电配置功能实现 | 第37-38页 |
| 3.5.3 ARINC 429解码功能设计 | 第38页 |
| 3.6 印制电路设计[17] [18] | 第38-41页 |
| 3.6.1 结构和散热设计 | 第38-39页 |
| 3.6.2 芯片布局设计 | 第39-40页 |
| 3.6.3 印制板分层考虑 | 第40-41页 |
| 3.7 硬件调试过程 | 第41页 |
| 3.7.1 电路板检查 | 第41页 |
| 3.7.2 首次加电 | 第41页 |
| 3.8 本章小结 | 第41-43页 |
| 第四章 软件平台的搭建 | 第43-63页 |
| 4.1 交叉编译平台的建立 | 第43-45页 |
| 4.1.1 虚拟编译环境建立 | 第43-44页 |
| 4.1.2 交叉编译环境的安装 | 第44-45页 |
| 4.2 U-BOOT的移植 | 第45-50页 |
| 4.2.1 U-boot源码结构分析 | 第45-46页 |
| 4.2.2 启动过程及工作原理 | 第46-48页 |
| 4.2.3 移植过程简介 | 第48-50页 |
| 4.3 操作系统的移植 | 第50-56页 |
| 4.3.1 Linux典型处理机制分析 | 第50-52页 |
| 4.3.2 Linux内核源码结构分析 | 第52-53页 |
| 4.3.3 内核剪裁与编译 | 第53-54页 |
| 4.3.4 Linux内核引导 | 第54-55页 |
| 4.3.5 文件系统制作和引导 | 第55-56页 |
| 4.4 驱动程序的设计 | 第56-62页 |
| 4.4.1 Linux驱动程序简介 | 第56-57页 |
| 4.4.2 PCI设备驱动程序设计 | 第57-62页 |
| 4.5 本章小结 | 第62-63页 |
| 第五章 数据处理平台性能测试 | 第63-71页 |
| 5.1 测试概况 | 第63页 |
| 5.2 通信速率测试 | 第63-64页 |
| 5.2.1 测试方案 | 第63页 |
| 5.2.2 测试预期 | 第63-64页 |
| 5.2.3 测试环境与设备 | 第64页 |
| 5.3 测试结果 | 第64页 |
| 5.4 中断响应能力测试 | 第64-66页 |
| 5.4.1 测试方案 | 第64-65页 |
| 5.4.2 测试预期 | 第65页 |
| 5.4.3 测试环境与设备 | 第65-66页 |
| 5.4.4 测试结果 | 第66页 |
| 5.5 捷联解耦算法运行测试 | 第66-70页 |
| 5.5.1 测试方案 | 第66页 |
| 5.5.2 测试环境与设备 | 第66-69页 |
| 5.5.3 测试结果 | 第69-70页 |
| 5.6 功耗测试 | 第70-71页 |
| 第六章 结论 | 第71-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-75页 |
| 附录 | 第75-76页 |
| 攻硕期间取得的研究成果和参与的科研项目 | 第76-77页 |
