TDD模式下的低信噪比通信系统基带设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第14-19页 |
| 1.1 课题研究背景及意义 | 第14-15页 |
| 1.2 课题研究现状 | 第15-17页 |
| 1.2.1 TDD时隙同步研究现状 | 第15-16页 |
| 1.2.2 频偏估计技术研究现状 | 第16页 |
| 1.2.3 低信噪比通信技术研究现状 | 第16-17页 |
| 1.3 论文研究的主要内容与结构 | 第17-19页 |
| 第二章 低信噪比通信技术研究分析 | 第19-31页 |
| 2.1 课题指标分析 | 第19-21页 |
| 2.1.1 课题指标的提出 | 第19页 |
| 2.1.2 课题指标分析 | 第19-20页 |
| 2.1.2.1 TDD时隙同步指标分析 | 第20页 |
| 2.1.2.2 频偏估计指标分析 | 第20页 |
| 2.1.2.3 通信指标分析 | 第20页 |
| 2.1.3 低信噪比通信系统框架 | 第20-21页 |
| 2.2 TDD模式下时隙同步技术 | 第21-24页 |
| 2.2.1 TDD技术 | 第21-22页 |
| 2.2.2 基于FFT的时隙同步技术 | 第22-24页 |
| 2.3 基于FFT的大频偏估计 | 第24-26页 |
| 2.3.1 频偏的概念 | 第24-25页 |
| 2.3.2 低信噪比下基于FFT的大频偏估计 | 第25-26页 |
| 2.4 码分复用 | 第26-30页 |
| 2.4.1 m序列及其特性 | 第27页 |
| 2.4.2 m序列的互相关性 | 第27-30页 |
| 2.5 本章小结 | 第30-31页 |
| 第三章 系统的详细仿真及设计 | 第31-54页 |
| 3.1 系统顶层设计 | 第31-33页 |
| 3.1.1 发射子系统设计 | 第32页 |
| 3.1.2 接收子系统设计 | 第32-33页 |
| 3.2 系统各主要模块详细设计与分析 | 第33-53页 |
| 3.2.1 TDD同步设计 | 第33-40页 |
| 3.2.1.1 TDD同步仿真 | 第34-36页 |
| 3.2.1.2 仿真结果及分析 | 第36-40页 |
| 3.2.2 频偏估计设计 | 第40-42页 |
| 3.2.3 PN序列的相关 | 第42-53页 |
| 3.2.3.1 伪码序列的设计 | 第42-43页 |
| 3.2.3.2 时域相关处理 | 第43-47页 |
| 3.2.3.3 频域相关处理 | 第47-51页 |
| 3.2.3.4 相关结果的处理 | 第51-53页 |
| 3.3 本章小结 | 第53-54页 |
| 第四章 系统的FPGA实现及测试分析 | 第54-76页 |
| 4.1 系统FPGA实现 | 第54-66页 |
| 4.1.1 系统控制信号总体设计 | 第54-55页 |
| 4.1.2 TDD同步模块的实现 | 第55-58页 |
| 4.1.2.1 数据存储模块 | 第56页 |
| 4.1.2.2 滑窗FFT模块 | 第56-58页 |
| 4.1.2.3 互相关模块 | 第58页 |
| 4.1.3 发射子系统实现 | 第58-59页 |
| 4.1.4 接收子系统实现 | 第59-66页 |
| 4.1.4.1 频偏估计模块的实现 | 第61-63页 |
| 4.1.4.2 伪码相关模块的实现 | 第63-65页 |
| 4.1.4.3 累加及峰值检测模块的实现 | 第65-66页 |
| 4.2 系统的测试与分析 | 第66-75页 |
| 4.2.1 测试方案 | 第66-67页 |
| 4.2.2 测试仪器 | 第67页 |
| 4.2.3 测试结果及分析 | 第67-75页 |
| 4.3 本章小结 | 第75-76页 |
| 第五章 结束语 | 第76-78页 |
| 致谢 | 第78-79页 |
| 参考文献 | 第79-82页 |
| 攻硕期间取得的研究成果 | 第82-83页 |
