采用全局斩波的多位量化Delta-Sigma ADC的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-13页 |
| 1.2.1 国外研究现状 | 第9-11页 |
| 1.2.2 国内研究现状 | 第11-12页 |
| 1.2.3 国内外文献综述 | 第12-13页 |
| 1.3 主要研究内容 | 第13-14页 |
| 第2章 多位量化Δ-ΣADC及全局斩波的技术分析 | 第14-26页 |
| 2.1 Δ-Σ调制器的工作原理 | 第14-17页 |
| 2.1.1 过采样技术 | 第14-15页 |
| 2.1.2 噪声整形技术 | 第15-17页 |
| 2.2 多位量化技术及反馈DAC的非线性 | 第17-19页 |
| 2.3 动态元件匹配 | 第19-21页 |
| 2.4 数字抽取滤波器 | 第21-23页 |
| 2.4.1 数字抽取滤波器概述 | 第21-22页 |
| 2.4.2 CIC滤波器原理 | 第22-23页 |
| 2.5 全局斩波技术 | 第23-25页 |
| 2.5.1 动态失调补偿技术 | 第23-24页 |
| 2.5.2 全局斩波技术 | 第24-25页 |
| 2.6 本章小结 | 第25-26页 |
| 第3章 多位量化Δ-ΣADC系统级设计 | 第26-39页 |
| 3.1 Δ-Σ调制器的行为级级设计 | 第26-34页 |
| 3.1.1 调制器的设计指标 | 第26页 |
| 3.1.2 调制器的架构及建模 | 第26-33页 |
| 3.1.3 反馈DAC的非线性及DWA建模 | 第33-34页 |
| 3.2 数字滤波器的行为级模型 | 第34-36页 |
| 3.2.1 CIC滤波器的结构选取 | 第34-35页 |
| 3.2.2 CIC滤波器的行为级建模 | 第35-36页 |
| 3.3 Δ-ΣADC的行为级建模 | 第36-38页 |
| 3.4 本章小结 | 第38-39页 |
| 第4章 多位量化Δ-ΣADC电路设计 | 第39-57页 |
| 4.1 Δ-Σ调制器模块的设计 | 第39-51页 |
| 4.1.1 第一级积分器以及反馈DAC的设计 | 第40-41页 |
| 4.1.2 后级开关电容积分器设计 | 第41-42页 |
| 4.1.3 全差分运算放大器的设计 | 第42-44页 |
| 4.1.4 加法器设计 | 第44-45页 |
| 4.1.5 系统时钟设计 | 第45-47页 |
| 4.1.6 量化器设计 | 第47-48页 |
| 4.1.7 DWA的设计 | 第48-50页 |
| 4.1.8 整体调制器电路的仿真 | 第50-51页 |
| 4.2 CIC抽取滤波器的RTL级设计 | 第51-53页 |
| 4.3 全局斩波设计 | 第53-55页 |
| 4.4 本章小结 | 第55-57页 |
| 第5章 整体电路的版图及后仿 | 第57-62页 |
| 5.1 Δ-ΣADC模拟部分的版图设计 | 第57-59页 |
| 5.2 Δ-ΣADC数字部分的版图设计 | 第59-60页 |
| 5.3 Δ-ΣADC整体版图设计及后仿 | 第60-61页 |
| 5.4 本章小结 | 第61-62页 |
| 结论 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第67-69页 |
| 致谢 | 第69页 |
