| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第1章 绪论 | 第12-22页 |
| 1.1 研究背景 | 第13-19页 |
| 1.1.1 处理器的体系结构 | 第13-15页 |
| 1.1.2 CPU-GPU融合微处理器架构 | 第15-17页 |
| 1.1.3 末级高速缓存介绍 | 第17-19页 |
| 1.2 研究问题和研究意义 | 第19-20页 |
| 1.3 论文主要工作 | 第20-21页 |
| 1.4 论文组织结构 | 第21-22页 |
| 第2章 相关背景 | 第22-32页 |
| 2.1 CPU-GPU融合架构 | 第22-26页 |
| 2.1.1 AMD融合芯片发展史 | 第23页 |
| 2.1.2 Intel融合芯片发展史 | 第23-24页 |
| 2.1.3 Nvidia融合芯片发展史 | 第24-25页 |
| 2.1.4 CPU-GPU融合架构面对的挑战 | 第25-26页 |
| 2.2 末级高速缓存的组织和管理 | 第26-29页 |
| 2.2.1 末级高速缓存的组织 | 第26-27页 |
| 2.2.2 末级高速缓存的管理 | 第27-28页 |
| 2.2.3 末级高速缓存优化技术 | 第28-29页 |
| 2.3 末级高速缓存性能分析方法 | 第29-30页 |
| 2.4 本章小结 | 第30-32页 |
| 第3章 CPU和GPU访存行为分析 | 第32-44页 |
| 3.1 Gem5-GPU模拟器介绍 | 第32-34页 |
| 3.2 CPU和GPU访存行为分析 | 第34-41页 |
| 3.2.1 模拟器参数 | 第34-35页 |
| 3.2.2 基准测试程序 | 第35-36页 |
| 3.2.3 访存次数对比 | 第36页 |
| 3.2.4 局部性的对比 | 第36-37页 |
| 3.2.5 带宽需求对比 | 第37-38页 |
| 3.2.6 访存缺失对性能的影响 | 第38-39页 |
| 3.2.7 访存差异原因分析 | 第39-41页 |
| 3.3 GPU应用程序缓存敏感性分析 | 第41-43页 |
| 3.4 本章小结 | 第43-44页 |
| 第4章 CPU-GPU融合架构上共享Cache划分 | 第44-58页 |
| 4.1 末级高速缓存划分的重要性 | 第44-47页 |
| 4.1.1 高速缓存对通用GPU的重要性 | 第44-45页 |
| 4.1.2 末级高速缓存划分的重要性 | 第45-47页 |
| 4.2 CPU-GPU融合架构上共享Cache的动态划分方案 | 第47-55页 |
| 4.2.1 栈距离剖析 | 第47-48页 |
| 4.2.2 静态划分方案 | 第48-49页 |
| 4.2.3 CPU-GPU融合架构上的动态缓存划分 | 第49页 |
| 4.2.4 动态缓存划分结构支持 | 第49-50页 |
| 4.2.5 监控器MON | 第50-52页 |
| 4.2.6 动态缓存划分算法 | 第52-53页 |
| 4.2.7 动态缓存划分的实现 | 第53-55页 |
| 4.3 本章小结 | 第55-58页 |
| 第5章 动态缓存划分实验评估 | 第58-66页 |
| 5.1 CPU-GPU融合处理器模型 | 第58-59页 |
| 5.2 基准测试程序集介绍 | 第59-60页 |
| 5.3 性能对比 | 第60-62页 |
| 5.4 多CPU程序对划分的影响 | 第62-63页 |
| 5.5 缓存容量对划分的影响 | 第63-64页 |
| 5.6 本章小结 | 第64-66页 |
| 第6章 全文总结 | 第66-70页 |
| 6.1 研究工作总结 | 第66-67页 |
| 6.2 本文创新点 | 第67-68页 |
| 6.3 未来工作展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 致谢 | 第74-76页 |
| 在读期间发表的学术论文与取得的研究成果 | 第76页 |
