| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 绪论 | 第9-18页 |
| 1.1 研究背景和意义 | 第9页 |
| 1.2 乘法器研究现状 | 第9-10页 |
| 1.3 异步设计方法学 | 第10-16页 |
| 1.3.1 CElement异步方法 | 第12-13页 |
| 1.3.2 GASP异步方法 | 第13-14页 |
| 1.3.3 Click异步方法 | 第14-16页 |
| 1.4 论文主要工作 | 第16页 |
| 1.5 本文章节安排 | 第16-18页 |
| 第二章 研究基础 | 第18-29页 |
| 2.1 概述 | 第18页 |
| 2.2 4-2压缩算法与实现 | 第18-19页 |
| 2.3 异步乘法器中加法算法 | 第19-23页 |
| 2.3.1 一位全加器 | 第19-20页 |
| 2.3.2 逐步进位加法器 | 第20-21页 |
| 2.3.3 进位选择加法器 | 第21-22页 |
| 2.3.4 超前进位加法器 | 第22-23页 |
| 2.4 Booth算法 | 第23-26页 |
| 2.4.1 传统Booth算法 | 第23-24页 |
| 2.4.2 改进Booth多部分积生成算法 | 第24-26页 |
| 2.5 基于FPGA的设计方法和流程 | 第26-28页 |
| 2.6 本章小结 | 第28-29页 |
| 第三章 异步定点整数乘法器设计与实现 | 第29-42页 |
| 3.1 概述 | 第29页 |
| 3.2 基于两相握手协议的8位异步Booth乘法器 | 第29-34页 |
| 3.3 基于DSP的24位异步乘法器 | 第34-36页 |
| 3.3.1 Xilinx的DSP结构 | 第34-35页 |
| 3.3.2 基于DSP的乘法器设计实现 | 第35-36页 |
| 3.4 基于多重循环的64位异步Booth乘法器 | 第36-40页 |
| 3.4.1 局部组合乘法器 | 第37-38页 |
| 3.4.2 异步64位乘法器设计实现 | 第38-40页 |
| 3.5 定点乘法器性能分析 | 第40-41页 |
| 3.6 本章小结 | 第41-42页 |
| 第四章 异步单精度浮点数乘法器设计与实现 | 第42-50页 |
| 4.1 概述 | 第42页 |
| 4.2 基于for循环的异步单精度乘法器 | 第42-48页 |
| 4.2.1 单精度浮点数的概念 | 第42-44页 |
| 4.2.2 异步for循环结构 | 第44-45页 |
| 4.2.3 浮点数乘法器的设计与实现 | 第45-47页 |
| 4.2.4 仿真和资源分析 | 第47-48页 |
| 4.3 本章小结 | 第48-50页 |
| 第五章 总结和展望 | 第50-52页 |
| 5.1 本文工作总结 | 第50-51页 |
| 5.2 未来工作展望 | 第51-52页 |
| 参考文献 | 第52-54页 |
| 在学期间的研究成果 | 第54-55页 |
| 致谢 | 第55页 |