基于DSP的HEVC实时解码器的优化与实现
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景和意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-12页 |
| 1.2.1 HEVC原理研究现状 | 第10-11页 |
| 1.2.2 HEVC算法实现复杂度研究 | 第11页 |
| 1.2.3 HEVC解码器实现研究现状 | 第11-12页 |
| 1.3 论文主要研究内容 | 第12-13页 |
| 1.4 论文组织结构 | 第13-15页 |
| 第二章 HEVC标准概述 | 第15-31页 |
| 2.1 视频压缩原理 | 第15-16页 |
| 2.2 HEVC视频解码原理 | 第16-28页 |
| 2.2.1 编码结构 | 第16-17页 |
| 2.2.2 解码语法元素与残差系数 | 第17-21页 |
| 2.2.3 预测编码 | 第21-26页 |
| 2.2.4 环路后处理 | 第26-28页 |
| 2.3 网络适配层 | 第28-30页 |
| 2.4 本章总结 | 第30-31页 |
| 第三章 视频解码的优化 | 第31-52页 |
| 3.1 硬件平台介绍 | 第31-34页 |
| 3.1.1 KeyStone多核架构 | 第31-32页 |
| 3.1.2 CorePac DSP结构 | 第32-34页 |
| 3.1.3 存储器结构 | 第34页 |
| 3.2 C语言优化 | 第34-43页 |
| 3.2.1 架构优化 | 第34-36页 |
| 3.2.2 内存优化 | 第36-37页 |
| 3.2.3 性能优化 | 第37-43页 |
| 3.3 单核DSP优化 | 第43-50页 |
| 3.3.1 指令集的运用 | 第43-46页 |
| 3.3.2 软件流水循环技术 | 第46-49页 |
| 3.3.3 提高Cache命中率 | 第49-50页 |
| 3.4 视频解码性能测试 | 第50-51页 |
| 3.5 本章总结 | 第51-52页 |
| 第四章 视频传输的适配 | 第52-65页 |
| 4.1 传输适配方案 | 第52-58页 |
| 4.1.1 容错包结构 | 第52-53页 |
| 4.1.2 抗丢包编译码 | 第53-57页 |
| 4.1.3 冗余包生成与去除 | 第57-58页 |
| 4.2 RS译码的优化与实现 | 第58-62页 |
| 4.2.1 译码架构优化 | 第58-59页 |
| 4.2.2 “位操作器”的优化 | 第59-60页 |
| 4.2.3 RS纠错算法的实现优化 | 第60-62页 |
| 4.3 RS译码性能测试 | 第62-64页 |
| 4.4 本章总结 | 第64-65页 |
| 第五章 多核系统的实现 | 第65-73页 |
| 5.1 系统设计与实现 | 第65-68页 |
| 5.1.1 并行方案设计 | 第65-67页 |
| 5.1.2 多核系统架构 | 第67-68页 |
| 5.1.3 多核并行流水 | 第68页 |
| 5.2 核间通信机制 | 第68-71页 |
| 5.2.1 核间通信数据 | 第69页 |
| 5.2.2 核间通信方式 | 第69-71页 |
| 5.3 多核系统性能测试 | 第71-72页 |
| 5.4 本章总结 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 论文工作总结 | 第73-74页 |
| 6.2 未来工作展望 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 附录1 论文使用缩写说明 | 第79-81页 |
| 致谢 | 第81页 |
