| 摘要 | 第7-9页 |
| ABSTRACT | 第9-10页 |
| 第一章 绪论 | 第11-19页 |
| 1.1 课题的提出 | 第11-12页 |
| 1.2 相关技术的发展 | 第12-16页 |
| 1.2.1 视频压缩技术的发展 | 第12-15页 |
| 1.2.2 网络的发展 | 第15页 |
| 1.2.3 DSP处理器的发展 | 第15-16页 |
| 1.3 论文研究的内容 | 第16-19页 |
| 第二章 视频编解码技术 | 第19-31页 |
| 2.1 数字视频压缩技术概述 | 第19页 |
| 2.2 视频压缩编码理论 | 第19-20页 |
| 2.3 H.263视频编解码标准 | 第20-24页 |
| 2.3.1 H.263的原理及整体框架 | 第20-21页 |
| 2.3.2 H.263支持的图像格式 | 第21-22页 |
| 2.3.3 图像帧的层次划分 | 第22-23页 |
| 2.3.4 H.263的框架模型 | 第23-24页 |
| 2.4 H.263主体编码算法 | 第24-31页 |
| 2.4.1 DCT变换 | 第24-25页 |
| 2.4.2 量化 | 第25-26页 |
| 2.4.3 运动估计和运动补偿 | 第26-28页 |
| 2.4.4 熵编码 | 第28-29页 |
| 2.4.5 编码任选模式 | 第29-31页 |
| 第三章 视频编解码系统实现的硬件平台 | 第31-41页 |
| 3.1 DM642多媒体处理器概述 | 第31-32页 |
| 3.2 TMS320DM642 | 第32-38页 |
| 3.2.1 TMS320 DM642的CPU单元 | 第32-33页 |
| 3.2.2 TMS320 DM642的Cache结构 | 第33-34页 |
| 3.2.3 TMS320DM642的EDMA | 第34-35页 |
| 3.2.4 TMS320DM642视频口 | 第35-36页 |
| 3.2.5 以太网口 | 第36页 |
| 3.2.6 多路音频串口(McASP) | 第36-37页 |
| 3.2.7 扩展内存接口EMIF | 第37页 |
| 3.2.8 其他外设接口 | 第37-38页 |
| 3.3 本文硬件平台 | 第38-41页 |
| 3.3.1 视频解码器TVP5150 | 第39-40页 |
| 3.3.2 视频编码器SAA7121H | 第40-41页 |
| 第四章 系统的软件平台 | 第41-52页 |
| 4.1 集成开发环境CCS | 第41-44页 |
| 4.2 DSP／BIOS介绍 | 第44-45页 |
| 4.3 芯片支持库CSL | 第45-46页 |
| 4.4 RF5参考框架 | 第46-51页 |
| 4.4.1 RF5中的数据处理 | 第47-49页 |
| 4.4.2 RF5中的数据通信 | 第49-51页 |
| 4.4.3 RF5总结 | 第51页 |
| 4.5 硬仿真器Emulators(XDS510) | 第51-52页 |
| 第五章 基于DM642评估板的视频编解码器的设计 | 第52-62页 |
| 5.1 视频编码系统 | 第52-54页 |
| 5.1.1 视频编码系统的设计 | 第52-53页 |
| 5.1.2 RF5框架下编码系统任务的分配和数据的通信 | 第53-54页 |
| 5.2 视频解码系统 | 第54-55页 |
| 5.2.1 视频解码系统的设计 | 第54页 |
| 5.2.2 RF5框架下解码系统任务的分配和数据的通信 | 第54-55页 |
| 5.3 帧缓冲的管理 | 第55-56页 |
| 5.4 imagelib库函数 | 第56-58页 |
| 5.5 系统功能的测试 | 第58-60页 |
| 5.5.1 配置视频编解码参数 | 第58-59页 |
| 5.5.2 CIF图像的编解码系统显示 | 第59-60页 |
| 5.6 展望 | 第60-62页 |
| 结论语 | 第62-63页 |
| 参考文献 | 第63-67页 |
| 致谢 | 第67-68页 |
| 攻读学位期间发表的学术论文 | 第68-69页 |
| 学位论文评阅及答辩情况表 | 第69页 |
