| 摘要 | 第3-4页 |
| ABSTRACT | 第4页 |
| 第一章 绪论 | 第8-15页 |
| 1.1 课题来源 | 第8页 |
| 1.2 CMOS图像传感器 | 第8-12页 |
| 1.2.1 图像传感器历史 | 第8-9页 |
| 1.2.2 CMOS图像传感器结构 | 第9-12页 |
| 1.3 CMOS图像传感器与CCD图像传感器比较 | 第12-13页 |
| 1.4 CMOS图像传感器中ADC集成方法 | 第13-14页 |
| 1.5 本文结构 | 第14-15页 |
| 第二章 ADC 介绍及其性能指标 | 第15-26页 |
| 2.1 各种ADC介绍及比较 | 第15-22页 |
| 2.1.1 闪烁型(flash)ADC | 第15-16页 |
| 2.1.2 两级ADC | 第16-17页 |
| 2.1.3 内插ADC | 第17页 |
| 2.1.4 串行ADC | 第17-20页 |
| 2.1.5 流水线ADC(pipelineADC) | 第20-22页 |
| 2.2 ADC性能指标 | 第22-25页 |
| 2.2.1 分辨率 | 第23页 |
| 2.2.2 动态范围(DR) | 第23页 |
| 2.2.3 量化误差 | 第23页 |
| 2.2.4 非线性 | 第23-24页 |
| 2.2.5 信噪比(SNR)和信号与噪声失真比(SINAD) | 第24-25页 |
| 2.2.6 有效位数(N_(ef) ) | 第25页 |
| 2.2.7 总谐波失真(THD) | 第25页 |
| 2.3 本章小结 | 第25-26页 |
| 第三章 流水线ADC 的系统仿真与低功耗设计 | 第26-39页 |
| 3.1 流水线ADC系统架构设计 | 第26-35页 |
| 3.1.1 流水线ADC的设计指标 | 第26页 |
| 3.1.2 流水线ADC架构设计 | 第26-28页 |
| 3.1.3 流水线ADC的Simulink系统仿真 | 第28-35页 |
| 3.2 流水线ADC的低功耗设计 | 第35-38页 |
| 3.2.1 采用新工艺降低功耗 | 第35-36页 |
| 3.2.2 选取低功耗结构电路 | 第36-37页 |
| 3.2.3 共用偏置电路 | 第37-38页 |
| 3.3 总结 | 第38-39页 |
| 第四章 流水线ADC 各个模块设计与仿真 | 第39-68页 |
| 4.1 比较器设计 | 第39-45页 |
| 4.1.1 比较器的基本原理 | 第39-41页 |
| 4.1.2 几种常见比较器结构 | 第41-43页 |
| 4.1.3 带有预放大结构的锁存比较器设计 | 第43-45页 |
| 4.2 余数放大器设计 | 第45-56页 |
| 4.2.1 放大器指标确定 | 第46页 |
| 4.2.2 放大器结构选取 | 第46-52页 |
| 4.2.3 第一级放大器电路设计仿真 | 第52-55页 |
| 4.2.4 其它级放大器设计仿真 | 第55-56页 |
| 4.3 流水线ADC时序电路设计 | 第56-58页 |
| 4.3.1 两相不交叠时钟设计 | 第57-58页 |
| 4.3.2 实际时序电路设计及仿真 | 第58页 |
| 4.4 电容阵列DAC设计 | 第58-59页 |
| 4.5 精确4倍余数放大器 | 第59-61页 |
| 4.6 数字校正电路设计 | 第61-62页 |
| 4.6.1 数字校正原理 | 第61-62页 |
| 4.6.2 数字校正电路设计实现 | 第62页 |
| 4.7 整体电路设计与仿真 | 第62-66页 |
| 4.8 本章小结 | 第66-68页 |
| 第五章 流水线ADC 版图设计及芯片测试 | 第68-86页 |
| 5.1 流水线ADC版图设计 | 第68-72页 |
| 5.1.1 实际版图设计中的几点考虑 | 第68-69页 |
| 5.1.2 实际版图设计结果 | 第69-72页 |
| 5.2 CMOS图像传感器读出电路测试 | 第72-85页 |
| 5.2.1 各模块测试方法 | 第75-80页 |
| 5.2.2 测试电路系统设计 | 第80-81页 |
| 5.2.3 电路测试结果 | 第81-85页 |
| 5.3 本章总结 | 第85-86页 |
| 第六章 总结 | 第86-88页 |
| 6.1 流水线ADC设计总结 | 第86页 |
| 6.2 分析误差所需做的工作 | 第86-87页 |
| 6.3 未来的工作 | 第87页 |
| 6.4 全文总结 | 第87-88页 |
| 参考文献 | 第88-90页 |
| 发表论文和参加科研情况说明 | 第90-91页 |
| 致谢 | 第91页 |
