| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第1章 绪论 | 第9-15页 |
| ·课题背景 | 第9-10页 |
| ·研究现状 | 第10-11页 |
| ·加密技术前景 | 第11-14页 |
| ·量子密码技术 | 第11-12页 |
| ·信息隐藏 | 第12-13页 |
| ·智能加密 | 第13-14页 |
| ·主要内容安排 | 第14-15页 |
| 第2章 相关基础知识 | 第15-31页 |
| ·AES算法 | 第15-20页 |
| ·有限域GF(2~8) | 第15-17页 |
| ·AES算法描述 | 第17-19页 |
| ·AES算法结构 | 第19-20页 |
| ·TCP/IP协议 | 第20-28页 |
| ·TCP协议 | 第23-26页 |
| ·IP协议 | 第26-28页 |
| ·TCP/IP各层安全分析 | 第28-30页 |
| ·链路层安全分析 | 第28-29页 |
| ·网络层安全分析 | 第29-30页 |
| ·传输层安全分析 | 第30页 |
| ·应用层安全分析 | 第30页 |
| ·本章小结 | 第30-31页 |
| 第3章 AES加密算法的硬件高速实现 | 第31-39页 |
| ·AES算法的实现方式 | 第31页 |
| ·AES算法硬件实现方式比较 | 第31-33页 |
| ·DSP应用于加密算法的性能分析 | 第31-32页 |
| ·单片机应用于加密算法的性能分析 | 第32页 |
| ·FPGA应用于加密算法的性能分析 | 第32-33页 |
| ·基于FPGA的AES算法的优化实现 | 第33-38页 |
| ·字节替换与行变换合并 | 第33-34页 |
| ·为加密产生子密钥并且为解密过程应用查找表 | 第34-36页 |
| ·列混合和逆列混合优化 | 第36-37页 |
| ·实现结果 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第4章 AES高速硬件实现在网络加密卡上的应用研究 | 第39-44页 |
| ·网卡的功能与结构 | 第39-40页 |
| ·网络加密卡硬件设计思考 | 第40-43页 |
| ·PCI接口 | 第40-42页 |
| ·数据加/解密模块 | 第42-43页 |
| ·测试结果 | 第43页 |
| ·本章小结 | 第43-44页 |
| 第5章 结论 | 第44-45页 |
| 参考文献 | 第45-49页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第49-50页 |
| 致谢 | 第50页 |