一种16位Sigma-Delta调制器的研究设计
| 摘要 | 第4-5页 |
| ABSRTACT | 第5页 |
| 第1章 绪论 | 第11-14页 |
| 1.1 课题的研究背景与发展情况 | 第11-12页 |
| 1.2 论文主要工作与章节安排 | 第12-14页 |
| 第2章 ∑-Δ 调制器的基本原理 | 第14-29页 |
| 2.1 模数转换器的基础 | 第14-19页 |
| 2.1.1 采样 | 第15页 |
| 2.1.2 量化 | 第15-19页 |
| 2.2 过采样 ∑-Δ A∑C的基础 | 第19-25页 |
| 2.2.1 性能指标 | 第19-20页 |
| 2.2.2 过采样 | 第20-22页 |
| 2.2.3 噪声整形 | 第22-24页 |
| 2.2.4 过采样 ∑-Δ A∑C的基本结构 | 第24-25页 |
| 2.3 ∑-Δ 调制器的结构 | 第25-28页 |
| 2.3.1 单环 ∑-Δ 调制器结构 | 第25-27页 |
| 2.3.2 级联 ∑-Δ 调制器结构 | 第27-28页 |
| 2.4 本章小结 | 第28-29页 |
| 第3章 ∑-Δ 调制器的系统设计与仿真 | 第29-50页 |
| 3.1 ∑-Δ 调制器结构的选择 | 第29-31页 |
| 3.1.1 ∑-Δ 调制器量化器的选择 | 第29页 |
| 3.1.2 ∑-Δ 调制器阶数的选择 | 第29页 |
| 3.1.3 ∑-Δ 调制器三阶结构的选择 | 第29-30页 |
| 3.1.4 ∑-Δ 调制器过采样率的选择 | 第30-31页 |
| 3.2 级联结构 ∑-Δ 调制器各系数的设定 | 第31-37页 |
| 3.3 ∑-Δ 调制器非理想因素的分析 | 第37-49页 |
| 3.3.1 时钟抖动 | 第37-40页 |
| 3.3.2 积分器噪声 | 第40-41页 |
| 3.3.3 积分器的非理想因素 | 第41-49页 |
| 3.4 本章小结 | 第49-50页 |
| 第4章 ∑-Δ 调制器的电路设计与仿真 | 第50-70页 |
| 4.1 积分器的设计与仿真 | 第50-63页 |
| 4.1.1 运算放大器的设计 | 第50-56页 |
| 4.1.2 开关的设计 | 第56-59页 |
| 4.1.3 电容的设计 | 第59-60页 |
| 4.1.4 积分器的设计 | 第60-63页 |
| 4.2 比较器的设计与仿真 | 第63-65页 |
| 4.3 两项不交叠时钟产生电路的设计与仿真 | 第65-67页 |
| 4.4 ∑-Δ 调制器电路整体仿真 | 第67-69页 |
| 4.5 本章小结 | 第69-70页 |
| 第5章 总结与展望 | 第70-72页 |
| 5.1 总结 | 第70页 |
| 5.2 展望 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-76页 |
