IEEE1588精密时钟同步协议的研究及其在核心路由器中的实现
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第8-13页 |
| 1.1 背景 | 第8页 |
| 1.2 研究目的 | 第8-9页 |
| 1.3 研究现状 | 第9-11页 |
| 1.3.1 IEEE1588的起源和发展 | 第9-10页 |
| 1.3.2 几种时钟同步方案的对比 | 第10-11页 |
| 1.4 本文的主要研究内容 | 第11-12页 |
| 1.5 本章小结 | 第12-13页 |
| 第二章 IEEE 1588协议概述 | 第13-35页 |
| 2.1 IEEE 1588v2简介 | 第13页 |
| 2.2 IEEE 1588协议的基本概念 | 第13-15页 |
| 2.2.1 IEEE1588系统构成 | 第13-14页 |
| 2.2.2 PTP域 | 第14页 |
| 2.2.3 时钟节点和PTP接口 | 第14-15页 |
| 2.2.4 主从关系 | 第15页 |
| 2.2.5 最优主时钟 | 第15页 |
| 2.2.6 报文类型 | 第15页 |
| 2.3 IEEE 1588时钟同步模型 | 第15-22页 |
| 2.3.1 普通时钟OC | 第16-17页 |
| 2.3.2 边界时钟BC | 第17-18页 |
| 2.3.3 透明时钟TC | 第18-22页 |
| 2.4 IEEE 1588时钟同步工作机制 | 第22-34页 |
| 2.4.1 BMC最佳主时钟算法 | 第22-28页 |
| 2.4.2 PTP端口状态机 | 第28-30页 |
| 2.4.3 时间同步原理和算法 | 第30-33页 |
| 2.4.4 频率同步原理 | 第33-34页 |
| 2.5 本章小结 | 第34-35页 |
| 第三章 IEEE1588时钟同步精度影响因素分析 | 第35-47页 |
| 3.1 时间戳对精度的影响 | 第35-37页 |
| 3.1.1 时间戳参考平面 | 第35-36页 |
| 3.1.2 时间戳产生方式 | 第36-37页 |
| 3.2 TC频率不同步对精度的影响 | 第37-40页 |
| 3.2.1 TC频率同步 | 第38页 |
| 3.2.2 TC频率补偿 | 第38-40页 |
| 3.3 非对称链路对精度的影响 | 第40-46页 |
| 3.3.1 链路非对称因素分析 | 第40-41页 |
| 3.3.2 平均链路延时和非对称延时 | 第41-42页 |
| 3.3.3 非对称链路的校正 | 第42-46页 |
| 3.4 本章小结 | 第46-47页 |
| 第四章 IEEE1588时钟同步在路由器中的实现 | 第47-62页 |
| 4.1 总体实现架构 | 第47-48页 |
| 4.2 IEEE1588功能在芯片中的实现 | 第48-55页 |
| 4.2.1 帧报文解析模块 | 第48-49页 |
| 4.2.2 时间戳模块 | 第49-52页 |
| 4.2.3 TOD计数器模块 | 第52-54页 |
| 4.2.4 PTP触发器模块 | 第54-55页 |
| 4.2.5 时间戳队列 | 第55页 |
| 4.3 整框同步在路由器中的实现 | 第55-58页 |
| 4.3.1 PHY时间戳的更新 | 第55-56页 |
| 4.3.2 透明时钟的整框同步 | 第56-57页 |
| 4.3.3 边界时钟的整框同步 | 第57-58页 |
| 4.4 驱动软件的工作流程 | 第58-60页 |
| 4.5 本章小结 | 第60-62页 |
| 第五章 测试方案及结果 | 第62-71页 |
| 5.1 基本组网图 | 第62-63页 |
| 5.2 协议功能测试 | 第63-66页 |
| 5.3 非对称链路的校正测试 | 第66-68页 |
| 5.4 对BC和TC的测试 | 第68-70页 |
| 5.5 本章小结 | 第70-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-75页 |
