| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-12页 |
| 1.1 课题背景 | 第8页 |
| 1.2 国内外芯片启动方式及发展趋势 | 第8-10页 |
| 1.2.1 国外芯片启动方式及发展趋势 | 第8-9页 |
| 1.2.2 我国芯片启动方式现状及发展趋势 | 第9-10页 |
| 1.3 NAND FLASH启动涉及的相关技术 | 第10-11页 |
| 1.3.1 NAND FLASH | 第10页 |
| 1.3.2 基于NAND FLASH的启动原理 | 第10-11页 |
| 1.4 本论文主要研究内容 | 第11-12页 |
| 第2章 NAND启动的关键技术阐述和总体方案论证 | 第12-24页 |
| 2.2 关键技术介绍 | 第12-19页 |
| 2.2.1 NAND FLASH： | 第12-15页 |
| 2.2.2 BOOT LOADER: | 第15-17页 |
| 2.2.3 本论文涉及的CPU | 第17-19页 |
| 2.3 方案的设计和论证 | 第19-22页 |
| 2.3.1 需要解决的问题： | 第19页 |
| 2.3.2 总体方案的设计论证 | 第19-20页 |
| 2.3.3 NAND FLASH启动的软件设计 | 第20-22页 |
| 2.4 本章小结 | 第22-24页 |
| 第3章 NAND FLASH启动在软件上的技术实现 | 第24-56页 |
| 3.1 NAND控制器结构 | 第24-25页 |
| 3.2 NAND FLASH启动在软件上的技术实现 | 第25-27页 |
| 3.2.1 当前的启动方式 | 第25页 |
| 3.2.2 主要的技术思路 | 第25页 |
| 3.2.3 需要实现的技术点 | 第25-27页 |
| 3.3 实现的技术细节 | 第27-53页 |
| 3.3.1 代码中的启动方式转换 | 第27-28页 |
| 3.3.2 两级bootloader | 第28-44页 |
| 3.3.3 NAND FLASH的读写 | 第44-48页 |
| 3.3.4 环境变量 | 第48-52页 |
| 3.3.5 更新和升级 | 第52-53页 |
| 3.4 本章小结 | 第53-56页 |
| 第4章 测试结果和产品化 | 第56-66页 |
| 4.1 非硬件ECC模式下BIOS启动测试 | 第56-58页 |
| 4.2 硬件ECC模式下的BIOS启动测试 | 第58-61页 |
| 4.3 启动内核测试 | 第61-63页 |
| 4.4 产品应用 | 第63-65页 |
| 4.5 本章小结 | 第65-66页 |
| 结论 | 第66-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70页 |