| 论文摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·课题研究背景 | 第10-11页 |
| ·国内外研究动态 | 第11-13页 |
| ·课题来源及意义 | 第13页 |
| ·本文研究内容 | 第13-14页 |
| ·论文结构 | 第14-15页 |
| 第二章 预失真相关理论介绍 | 第15-25页 |
| ·非线性系统 | 第15-20页 |
| ·非线性失真 | 第15-16页 |
| ·功率放大器指标介绍 | 第16-19页 |
| ·功放特性 | 第19-20页 |
| ·线性化常见方法 | 第20-24页 |
| ·前馈法 | 第20-21页 |
| ·负反馈法 | 第21-22页 |
| ·LINC 线性化技术 | 第22-23页 |
| ·预失真法 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 数字预失真算法分析 | 第25-38页 |
| ·功率放大器模型 | 第25-31页 |
| ·无记忆功放模型 | 第25-28页 |
| ·有记忆功放模型 | 第28-31页 |
| ·自适应预失真算法介绍及其分析 | 第31-37页 |
| ·基于查找表的自适应预失真技术 | 第31-33页 |
| ·表项索引技术简介 | 第33-36页 |
| ·间接学习法 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 数字预失真系统设计 | 第38-53页 |
| ·ADS 功放测试方案 | 第38-41页 |
| ·功放非线性特性提取平台 | 第38-39页 |
| ·输入输出数据延时对齐 | 第39-40页 |
| ·非线性曲线提取结果 | 第40-41页 |
| ·数字预失真方案设计 | 第41-52页 |
| ·DPD 算法 | 第42-44页 |
| ·记忆多项式的查找表实现 | 第44-47页 |
| ·预失真器(predistorter) | 第47-48页 |
| ·样点采集确定(SCA)实现 | 第48-49页 |
| ·估值单元(ECF) | 第49-50页 |
| ·动态控制层(DCL)实现 | 第50页 |
| ·正交调制修正(QMC)实现 | 第50-52页 |
| ·本章小结 | 第52-53页 |
| 第五章 基于 FPGA 的 DSP 设计流程 | 第53-68页 |
| ·DSP 与FPGA 的比较 | 第53-55页 |
| ·基于 Xilinx FPGA 的 DSP 设计流程 | 第55-58页 |
| ·MATLAB Simulink 建模工具 | 第56-57页 |
| ·HDL 综合工具 | 第57页 |
| ·HDL 仿真工具ModelSim | 第57页 |
| ·实现工具ISE | 第57-58页 |
| ·系统中的位数处理 | 第58-63页 |
| ·定点数与浮点数说明 | 第58页 |
| ·与DSP 的关系 | 第58-59页 |
| ·DPD 位数处理的关键操作 | 第59-63页 |
| ·软件仿真 | 第63-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 数字预失真系统搭建与实现 | 第68-78页 |
| ·数字直放站系统 | 第68-71页 |
| ·WCDMA 直放站 | 第69-70页 |
| ·射频单元频点设置 | 第70-71页 |
| ·射频系统搭建 | 第71页 |
| ·数字中频硬件设计 | 第71-77页 |
| ·AD 芯片 | 第72页 |
| ·FPGA 芯片 | 第72-73页 |
| ·DA 芯片 | 第73页 |
| ·MCU 芯片 | 第73-74页 |
| ·时钟芯片 | 第74-75页 |
| ·中频程序框图 | 第75-76页 |
| ·资源使用情况 | 第76-77页 |
| ·本章小结 | 第77-78页 |
| 第七章 总结与展望 | 第78-80页 |
| ·论文总结 | 第78页 |
| ·后期工作 | 第78-80页 |
| 参考文献 | 第80-84页 |
| 攻读学位期间发表的学术论文和参与的科研项目 | 第84-85页 |
| 致谢 | 第85页 |