| 摘要 | 第9-11页 |
| ABSTRACT | 第11-12页 |
| 第一章 引言 | 第13-28页 |
| 1.1 波形数字化技术的应用与发展 | 第14-18页 |
| 1.1.1 基于SCA的技术路线 | 第16-17页 |
| 1.1.2 基于高速ADC的技术路线 | 第17-18页 |
| 1.2 ADC技术的最新发展 | 第18-25页 |
| 参考文献 | 第25-28页 |
| 第二章 TIADC技术及修正方法调研 | 第28-70页 |
| 2.1 ADC的基本原理与参数 | 第30-33页 |
| 2.1.1 静态性能参数 | 第31页 |
| 2.1.2 动态性能参数 | 第31-33页 |
| 2.2 并行交替采样原理 | 第33-36页 |
| 2.2.1 TIADC系统基本结构 | 第34-36页 |
| 2.3 TIADC技术的挑战 | 第36-41页 |
| 2.3.1 失配误差及其影响 | 第36-39页 |
| 2.3.2 失配误差评估技术 | 第39-41页 |
| 2.4 TIADC修正技术研究 | 第41-65页 |
| 2.4.1 基于模拟电路优化的技术 | 第43-45页 |
| 2.4.2 基于自适应方法的修正技术 | 第45-59页 |
| 2.4.2.1 自适应算法介绍 | 第45-47页 |
| 2.4.2.2 自适应模拟修正技术 | 第47-51页 |
| 2.4.2.3 自适应数字修正技术 | 第51-59页 |
| 2.4.3 基于前景校准的数字修正技术 | 第59-65页 |
| 2.4.3.1 基于插值法的数字修正 | 第59-60页 |
| 2.4.3.2 基于分数延迟滤波器的修正 | 第60-63页 |
| 2.4.3.3 基于完美重构的滤波器修正 | 第63-65页 |
| 2.5 本章小结 | 第65-66页 |
| 参考文献 | 第66-70页 |
| 第三章 宽带信号实时修正算法研究 | 第70-93页 |
| 3.1 宽带修正原理 | 第71-80页 |
| 3.1.1 宽带失配误差标定 | 第71-73页 |
| 3.1.2 宽带修正理论推导 | 第73-76页 |
| 3.1.3 欠采样宽带修正方法 | 第76-77页 |
| 3.1.4 实时并行算法结构 | 第77-80页 |
| 3.2 修正算法仿真 | 第80-88页 |
| 3.2.1 修正滤波器系数的精度对修正效果的影响 | 第82-83页 |
| 3.2.2 修正滤波器阶数对修正效果的影响 | 第83-85页 |
| 3.2.3 失配误差对系统性能的影响 | 第85-87页 |
| 3.2.4 第二Nyquist区欠采样条件下失配误差修正仿真 | 第87-88页 |
| 3.3 资源评估与主流FPGA参数选择 | 第88-90页 |
| 3.4 本章小结 | 第90-91页 |
| 参考文献 | 第91-93页 |
| 第四章 12位8 Gsps TIADC系统方案设计 | 第93-116页 |
| 4.1 设计目标和技术实现难点 | 第94-95页 |
| 4.1.1 设计目标 | 第94页 |
| 4.1.2 技术实现难点 | 第94-95页 |
| 4.2 系统基本结构 | 第95-114页 |
| 4.2.1 高速数据传输和接收模块设计 | 第96-106页 |
| 4.2.1.1 高速串行数据传输验证设计 | 第97-102页 |
| 4.2.1.2 高速串行数据接收部分设计 | 第102-106页 |
| 4.2.2 模拟输入前端模块设计 | 第106-108页 |
| 4.2.3 时钟产生模块设计 | 第108-111页 |
| 4.2.4 数字信号处理和系统控制单元设计 | 第111-114页 |
| 参考文献 | 第114-116页 |
| 第五章 12位8 Gsps TIADC系统硬件设计 | 第116-147页 |
| 5.1 系统硬件电路的实现 | 第117-131页 |
| 5.1.1 模拟数字变换电路设计 | 第117-121页 |
| 5.1.1.1 ADC芯片介绍 | 第117-119页 |
| 5.1.1.2 ADC前端输入电路设计 | 第119-121页 |
| 5.1.2 高精度4 GHz多相时钟电路设计 | 第121-128页 |
| 5.1.2.1 时钟源电路 | 第121-125页 |
| 5.1.2.2 时钟分相电路 | 第125-128页 |
| 5.1.3 高速数据接口实现 | 第128-130页 |
| 5.1.3.1 高速串行接口电路设计 | 第128-129页 |
| 5.1.3.2 高速数据缓存和读出接口设计 | 第129-130页 |
| 5.1.4 电源设计 | 第130-131页 |
| 5.2 FPGA逻辑设计 | 第131-144页 |
| 5.2.1 ADC数据接收 | 第132-135页 |
| 5.2.2 ADC采样数据重组 | 第135-138页 |
| 5.2.3 ADC数字信号实时修正 | 第138-142页 |
| 5.2.4 数据缓存 | 第142-143页 |
| 5.2.5 数据读出接口 | 第143页 |
| 5.2.6 系统配置 | 第143-144页 |
| 5.3 本章小结 | 第144-145页 |
| 参考文献 | 第145-147页 |
| 第六章 12位8 Gsps TIADC系统测试与分析 | 第147-172页 |
| 6.1 ADC系统测试方法 | 第148页 |
| 6.2 ADC测试平台 | 第148-149页 |
| 6.3 12位8 Gsps TIADC系统测试与分析 | 第149-169页 |
| 6.3.1 ADC数据传输接口测试 | 第149-151页 |
| 6.3.1.1 串行接口误码率测试 | 第150页 |
| 6.3.1.2 串行接口眼图测试 | 第150-151页 |
| 6.3.2 单个ADC测试结果与分析 | 第151-156页 |
| 6.3.2.1 静态性能测试结果 | 第151-152页 |
| 6.3.2.2 ADC动态性能测试结果 | 第152-156页 |
| 6.3.3 并行交替ADC测试结果与分析 | 第156-169页 |
| 6.3.3.1 单频正弦波测试结果与分析 | 第157-163页 |
| 6.3.3.2 双正弦波输入测试结果与分析 | 第163-165页 |
| 6.3.3.3 脉冲测试结果与分析 | 第165-166页 |
| 6.3.3.4 欠采样测试结果 | 第166-169页 |
| 6.4 结语 | 第169-170页 |
| 参考文献 | 第170-172页 |
| 第七章 总结与展望 | 第172-175页 |
| 7.1 总结与展望 | 第173页 |
| 7.2 论文创新点 | 第173-175页 |
| 附录 硬件电路模块实物图 | 第175-176页 |
| 攻读学位期间发表的学术论文及其它研究成果 | 第176-177页 |
| 致谢 | 第177页 |
