基于嵌入式FPGA的合并单元设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 1 绪论 | 第8-14页 |
| ·数字化变电站 | 第8-9页 |
| ·电子式互感器 | 第9-10页 |
| ·合并单元的研究意义 | 第10-11页 |
| ·国内外合并单元的研究及应用现状 | 第11-12页 |
| ·本文研究内容 | 第12-14页 |
| 2 合并单元分析和研究 | 第14-17页 |
| ·合并单元的定义 | 第14-15页 |
| ·合并单元的通信特点 | 第15-16页 |
| ·合并单元的主要功能 | 第16-17页 |
| 3 合并单元系统级设计 | 第17-23页 |
| ·系统功能需求分析 | 第17-18页 |
| ·合并单元系统方案选择 | 第18-20页 |
| ·合并单元系统结构设计 | 第20-23页 |
| 4 合并单元的硬件系统设计 | 第23-31页 |
| ·硬件系统结构图 | 第23页 |
| ·FPGA 选择 | 第23-25页 |
| ·FPGA 配置接口 | 第25-27页 |
| ·时钟同步设计 | 第27-28页 |
| ·串行数据接收 | 第28页 |
| ·通信功能实现 | 第28-31页 |
| 5 合并单元的软件设计 | 第31-53页 |
| ·FPGA 程序流程设计 | 第31-34页 |
| ·数据采集模块 | 第34-37页 |
| ·CRC 循环冗余解码模块 | 第37-39页 |
| ·信号同步功能模块 | 第39-44页 |
| ·FIFO 数据缓冲模块 | 第44-45页 |
| ·数据存储模块 | 第45-46页 |
| ·Nios II 软核SOPC 系统介绍 | 第46-49页 |
| ·数据网络输出模块程序设计 | 第49-53页 |
| 6 分析与总结 | 第53-56页 |
| ·实验结果分析 | 第53-54页 |
| ·全文总结 | 第54-56页 |
| 致谢 | 第56-57页 |
| 参考文献 | 第57-60页 |
