基于FPGA的数字射频存储器的设计与应用
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-12页 |
| ·本课题的研究背景 | 第8-9页 |
| ·课题研究的意义及国内外研究概况 | 第9-10页 |
| ·本文研究的主要内容及结构安排 | 第10-12页 |
| 第2章 数字射频存储器的工作原理 | 第12-18页 |
| ·引言 | 第12-13页 |
| ·DRFM 的基本类型 | 第13-14页 |
| ·DRFM 的存储方式 | 第14-15页 |
| ·DRFM 的性能指标 | 第15-16页 |
| ·本章小结 | 第16-18页 |
| 第3章 数字射频存储器的电路实现与分析 | 第18-32页 |
| ·数据采集模块的实现 | 第19-20页 |
| ·数据缓存模块的实现 | 第20-27页 |
| ·用 IP 核实现 FIFO | 第21-22页 |
| ·用 VHDL 实现异步 FIFO | 第22-26页 |
| ·DDC 和多普勒频偏的设计 | 第26-27页 |
| ·时钟模块的设计 | 第27-29页 |
| ·基于 FIFO 芯片的 DRFM 设计方案 | 第29-30页 |
| ·不同方案的性能分析 | 第30页 |
| ·本章小结 | 第30-32页 |
| 第4章 数字射频存储器接口逻辑的实现 | 第32-38页 |
| ·常用高速逻辑接口 | 第32-35页 |
| ·ECL 接口电路 | 第32-33页 |
| ·CML 接口电路 | 第33页 |
| ·LVDS 接口电路 | 第33-35页 |
| ·DRFM 系统接口电路设计 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 第5章 数字信号处理算法与仿真 | 第38-48页 |
| ·II/Q 序列生成算法 | 第38-41页 |
| ·数字正交采样原理 | 第38-41页 |
| ·I/Q 误差的计算方法和仿真结果 | 第41-42页 |
| ·仿真分析 | 第42-46页 |
| ·本章小结 | 第46-48页 |
| 第6章 基于 DRFM 的欺骗干扰机的实现 | 第48-66页 |
| ·概述 | 第48页 |
| ·系统框图 | 第48页 |
| ·工作原理 | 第48-55页 |
| ·DSP 板工作原理 | 第48-50页 |
| ·DSP 主要电路原理 | 第50-55页 |
| ·关键技术及解决途径 | 第55-64页 |
| ·DSP 控制算法 | 第55-59页 |
| ·波形数据的注入与回放 | 第59-64页 |
| ·本章小结 | 第64-66页 |
| 第7章 欺骗干扰机的系统验证与分析 | 第66-74页 |
| ·数据采集和缓存模块功能验证及分析 | 第68-69页 |
| ·监测信息回传功能的验证 | 第69-70页 |
| ·DSP 板延时计算功能的验证 | 第70-71页 |
| ·存储延时和多普勒频偏功能的验证 | 第71-73页 |
| ·本章小结 | 第73-74页 |
| 结论 | 第74-76页 |
| 参考文献 | 第76-80页 |
| 致谢 | 第80页 |
