通用高性能标准FPGA处理板的设计与应用
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·论文研究的背景和意义 | 第7-8页 |
| ·国内外研究发展状况 | 第8-9页 |
| ·论文的内容与安排 | 第9-11页 |
| 第二章 正交采样技术与脉冲压缩原理 | 第11-19页 |
| ·概述 | 第11页 |
| ·正交采样原理 | 第11-14页 |
| ·脉冲压缩原理 | 第14-18页 |
| ·数字脉冲压缩 | 第14页 |
| ·匹配滤波器 | 第14页 |
| ·FIR 滤波器的介绍 | 第14-16页 |
| ·线性调频脉冲压缩 | 第16-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 通用处理板的硬件设计 | 第19-31页 |
| ·系统设计方案及特点 | 第19-21页 |
| ·信号采集板的硬件设计 | 第21-23页 |
| ·信号处理板的硬件设计 | 第23-24页 |
| ·器件的选型及其简介 | 第24-29页 |
| ·A/D 的选型 | 第24-26页 |
| ·时钟转化芯片的选型 | 第26-27页 |
| ·FPGA 的选型 | 第27-28页 |
| ·电源转化器件的选型 | 第28-29页 |
| ·D/A 芯片的选型 | 第29页 |
| ·本章小结 | 第29-31页 |
| 第四章 通用处理板的应用 | 第31-41页 |
| ·系统功能概述 | 第31页 |
| ·数字正交检波的FPGA 实现 | 第31-36页 |
| ·低通滤波器的IP 核实现 | 第32-35页 |
| ·数字检波实现流程 | 第35-36页 |
| ·数字脉冲压缩的FPGA 实现 | 第36-39页 |
| ·滤波器结构的优化实现 | 第37-38页 |
| ·滤波器系数的选择 | 第38-39页 |
| ·本章小结 | 第39-41页 |
| 第五章 通用采集处理系统的测试及结果 | 第41-47页 |
| ·测试系统的构成 | 第41页 |
| ·测试方法及实测结果 | 第41-46页 |
| ·采集板测试及实测结果 | 第42-44页 |
| ·处理板卡测试及实测结果 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 结束语 | 第47-49页 |
| 致谢 | 第49-51页 |
| 参考文献 | 第51-53页 |
| 研究成果 | 第53-54页 |
