基于FPGA及Nios II嵌入式系统实现PMD动态补偿
| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-18页 |
| ·背景 | 第7-8页 |
| ·PMD介绍 | 第8-13页 |
| ·PMD简介 | 第8-9页 |
| ·PMD数学模型 | 第9-13页 |
| ·关于PMD及其补偿技术的研究 | 第13-17页 |
| ·有关PMD的研究工作 | 第13页 |
| ·PMD补偿中的关键器件 | 第13-14页 |
| ·PMD补偿的几种方案 | 第14-17页 |
| ·本论文工作和创新点 | 第17-18页 |
| 第二章 系统介绍 | 第18-23页 |
| ·系统原理图 | 第18-19页 |
| ·系统实验图 | 第19-23页 |
| 第三章 理论分析 | 第23-32页 |
| ·PC-412 特性分析 | 第23-25页 |
| ·PC-412 的结构 | 第23页 |
| ·PC-412 控制电压对偏振态相位的影响 | 第23-25页 |
| ·三维坐标系旋转变换的理论分析 | 第25-27页 |
| ·FIR滤波器的设计及实现原理 | 第27-28页 |
| ·Nios II系统介绍 | 第28-32页 |
| ·Nios II系统简介 | 第29-30页 |
| ·Nios II开发工具 | 第30-31页 |
| ·Avalon总线简介 | 第31-32页 |
| 第四章 硬件设计 | 第32-41页 |
| ·硬件系统原理图 | 第32-33页 |
| ·AD转换器的设计 | 第33-35页 |
| ·FPGA嵌入式系统设计 | 第35-40页 |
| ·嵌入式硬件系统介绍 | 第35-38页 |
| ·本系统选择FPGA的理由 | 第38页 |
| ·本系统中FPGA、SDRAM、FLASH的介绍 | 第38-39页 |
| ·在SOPC Builder里实现嵌入式硬件系统 | 第39-40页 |
| ·输出模块设计 | 第40-41页 |
| ·DA转换器设计 | 第40页 |
| ·RS232 串口设计 | 第40-41页 |
| 第五章 编程及算法设计 | 第41-56页 |
| ·软件设计原理 | 第41-42页 |
| ·硬件编程 | 第42-50页 |
| ·FIR低通滤波器的设计 | 第42-46页 |
| ·DOP及S1、S2、S3 的计算 | 第46-49页 |
| ·FIFO的设计 | 第49-50页 |
| ·嵌入式软件编程 | 第50-56页 |
| ·椭球极点坐标搜索算法 | 第51页 |
| ·偏振稳定算法 | 第51-56页 |
| 第六章 实验过程及系统评价 | 第56-66页 |
| ·坐标系旋转变换的三个角度量的测试实验 | 第56-59页 |
| ·数据采样 | 第56-57页 |
| ·α、β、γ的计算 | 第57-59页 |
| ·偏振稳定实验 | 第59-62页 |
| ·偏振稳定系统 | 第59页 |
| ·系统偏振稳定精度测试 | 第59-60页 |
| ·系统偏振稳定响应时间测试 | 第60-62页 |
| ·PMD动态补偿实验 | 第62-64页 |
| ·系统评价及改进方案 | 第64-66页 |
| ·系统评价 | 第64页 |
| ·改进方案 | 第64-66页 |
| 结束语 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 发表论文和参加科研情况说明 | 第71-72页 |
| 致谢 | 第72页 |
