高分辨率高速CMOS相机的硬件设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 引言 | 第9-16页 |
| ·高速摄影简介 | 第9-12页 |
| ·高速摄像的应用与发展 | 第9-10页 |
| ·高速数字式相机的优点 | 第10-11页 |
| ·高速相机的高分辨率 | 第11-12页 |
| ·CMOS 图像传感器在高速摄影中的应用 | 第12页 |
| ·国内外相关研究动态 | 第12-14页 |
| ·课题研究目的和意义 | 第14页 |
| ·本文的主要工作与内容安排 | 第14-16页 |
| 第二章 相机系统的总体方案分析 | 第16-29页 |
| ·相机系统的架构分析 | 第16-17页 |
| ·系统总体方案设计 | 第17-28页 |
| ·图像传感器 | 第17-21页 |
| ·核心控制 | 第21-23页 |
| ·图像缓存 | 第23-25页 |
| ·相机接口 | 第25-26页 |
| ·系统总体结构框架 | 第26-28页 |
| ·系统的特点分析 | 第28-29页 |
| 第三章 高分辨率高速相机系统的硬件实现 | 第29-57页 |
| ·相机系统的器件选型 | 第29-42页 |
| ·图像传感器的选择 | 第29-33页 |
| ·逻辑器件的选型 | 第33-36页 |
| ·存储介质的选择 | 第36-38页 |
| ·相机接口设计 | 第38-42页 |
| ·硬件电路设计 | 第42-57页 |
| ·CMOS 传感器外围电路设计 | 第42-46页 |
| ·FPGA 最小系统 | 第46-51页 |
| ·DDR2 的硬件电路设计 | 第51-56页 |
| ·Camera Link 接口电路 | 第56-57页 |
| 第四章 高速 PCB 设计与调试 | 第57-66页 |
| ·高速电路 | 第57页 |
| ·高速 PCB 设计基本原则 | 第57-63页 |
| ·PCB 分层 | 第57-58页 |
| ·PCB 布局 | 第58-60页 |
| ·PCB 布线 | 第60-63页 |
| ·硬件电路调试 | 第63-66页 |
| ·电源模块调试 | 第64页 |
| ·FPGA 模块调试 | 第64-66页 |
| 第五章 基于 FPGA 的逻辑设计 | 第66-79页 |
| ·相机系统的总体逻辑方案 | 第66-71页 |
| ·系统工作流程图 | 第66-67页 |
| ·总体逻辑框架 | 第67-68页 |
| ·DDR2 控制器IP 核介绍 | 第68-71页 |
| ·FPGA 内部具体模块设计 | 第71-79页 |
| ·时钟模块 | 第71页 |
| ·图像数据采集模块 | 第71-74页 |
| ·MIG 写模块 | 第74-76页 |
| ·MIG 读模块 | 第76-77页 |
| ·SPI 接口模块 | 第77-79页 |
| 第六章 总结与展望 | 第79-81页 |
| ·总结 | 第79-80页 |
| ·展望 | 第80-81页 |
| 致谢 | 第81-82页 |
| 参考文献 | 第82-85页 |
| 攻硕期间取得的研究成果 | 第85-86页 |
