高速低功耗双端口CMOS SRAM的设计
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第7-17页 |
| ·课题的来源及意义 | 第7页 |
| ·半导体存储器的类型 | 第7-10页 |
| ·静态存储器的发展趋势 | 第10-11页 |
| ·本论文的主要工作及技术要点 | 第11页 |
| ·双端口静态存储器简介 | 第11-16页 |
| ·小结 | 第16-17页 |
| 第二章 译码器的设计 | 第17-27页 |
| ·译码器设计考虑 | 第17页 |
| ·预译码 | 第17-19页 |
| ·存储阵列的分割 | 第19-21页 |
| ·译码电路的设计 | 第21-23页 |
| ·译码器的布局 | 第23-24页 |
| ·仿真与分析 | 第24-26页 |
| ·小结 | 第26-27页 |
| 第三章 灵敏放大器的设计 | 第27-36页 |
| ·灵敏放大器的介绍 | 第27-28页 |
| ·灵敏放大器的分类 | 第28-30页 |
| ·新型的灵敏放大器的设计实现 | 第30-34页 |
| ·灵敏放大器的瞬态分析 | 第34-35页 |
| ·小结 | 第35-36页 |
| 第四章 存储单元的设计 | 第36-55页 |
| ·存储单元的类型 | 第36-38页 |
| ·SRAM 读操作 | 第38-39页 |
| ·SRAM 的写操作 | 第39-40页 |
| ·存储单元静态噪声容限的分析 | 第40-42页 |
| ·存储单元静态噪声容限的仿真 | 第42-43页 |
| ·读操作对存储单元尺寸的约束 | 第43-45页 |
| ·写操作对存储单元尺寸的约束 | 第45-46页 |
| ·双端口存储器存储单元的设计 | 第46-51页 |
| ·存储单元和局部位线平衡电路 | 第51-52页 |
| ·存储器读写的功能仿真 | 第52-53页 |
| ·小结 | 第53-55页 |
| 第五章 双端口存储器控制电路的设计 | 第55-63页 |
| ·控制电路的介绍 | 第55页 |
| ·仲裁控制 | 第55-58页 |
| ·中断控制 | 第58-59页 |
| ·状态标志逻辑 | 第59-62页 |
| ·小结 | 第62-63页 |
| 第六章 结束语 | 第63-65页 |
| 参考文献 | 第65-67页 |
| 攻读硕士学位期间公开发表的论文 | 第67-68页 |
| 附录1：I/O 控制电路 | 第68-69页 |
| 致谢 | 第69页 |
