| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 浮点乘加部件概述 | 第7-15页 |
| ·乘加部件的提出 | 第7-9页 |
| ·采用浮点乘加部件的意义 | 第9-13页 |
| ·浮点乘加部件的应用需求 | 第9-10页 |
| ·浮点乘加部件的优点之一：速度快，精度高 | 第10-11页 |
| ·浮点乘加部件的优点之二：实现浮点乘法和加法 | 第11页 |
| ·浮点乘加部件的其他优点 | 第11-12页 |
| ·浮点乘加部件通过软件实现除法、求余数、开根及基本函数功能 | 第12-13页 |
| ·论文的基本架构 | 第13-15页 |
| 第二章 乘加部件的研究现状和使用情况 | 第15-25页 |
| ·通用处理器领域 | 第16-22页 |
| ·IBM 采用的乘加部件 | 第16-20页 |
| ·Intel IA-64 架构采用的乘加部件 | 第20页 |
| ·MIPS/SGI 采用的乘加部件 | 第20-21页 |
| ·其他商用处理器的情况 | 第21-22页 |
| ·DSP 领域的研究和发展现状 | 第22-23页 |
| ·图形处理领域 | 第23-24页 |
| ·小节 | 第24-25页 |
| 第三章 浮点乘加联合部件的设计结构及算法 | 第25-41页 |
| ·以往设计结构的回顾 | 第25-31页 |
| ·IEEE-754 标准对浮点操作的规定 | 第25-27页 |
| ·IBM RS/6000 的浮点乘加部件结构 | 第27-28页 |
| ·PowerPC 603e & 604e 处理器采用了改进的MAF | 第28-29页 |
| ·Lang 与Bruguera 提出缩短延时的浮点乘加部件设计结构 | 第29-31页 |
| ·改进的浮点乘加部件的结构 | 第31-39页 |
| ·乘法模块的设计 | 第34-35页 |
| ·对齐移位 | 第35-36页 |
| ·符号检测 | 第36页 |
| ·指数差与规格化移位量之间的关系 | 第36-37页 |
| ·加法和舍入 | 第37-38页 |
| ·例外处理 | 第38-39页 |
| ·小节 | 第39-41页 |
| 第四章 三操作数前导1 预测算法 | 第41-49页 |
| ·浮点乘加部件中传统的前导1 预测算法 | 第41-42页 |
| ·三操作数的前导1 预测算法 | 第42-47页 |
| ·Case P≥0 | 第43-45页 |
| ·Case P<0 | 第45-47页 |
| ·实验结果 | 第47-49页 |
| 第五章 优化浮点乘加部件 | 第49-57页 |
| ·降低浮点乘法和浮点加法的延时 | 第49-53页 |
| ·浮点乘法旁路 | 第49-51页 |
| ·浮点加法旁路 | 第51-53页 |
| ·基于标准单元的优化 | 第53-55页 |
| ·小节 | 第55-57页 |
| 第六章 结论与展望 | 第57-59页 |
| ·结论 | 第57页 |
| ·进一步的工作 | 第57-59页 |
| 参考文献 | 第59-64页 |
| 致 谢 | 第64-65页 |
| 作者简历 | 第65页 |
