| 第一章 绪论 | 第1-9页 |
| ·多媒体数字通信系统概述 | 第7-8页 |
| ·本论文的任务与结构 | 第8-9页 |
| 第二章 H.263视频编码协议与TMS320C80 DSP介绍 | 第9-24页 |
| ·H.263极低码率视频编码协议 | 第9-19页 |
| ·概述 | 第9-11页 |
| ·信源格式 | 第11-12页 |
| ·信源编码过程 | 第12-17页 |
| ·H.263码流结构和码头信息 | 第17-19页 |
| ·信源解码过程 | 第19页 |
| ·TMS320C80 DSP介绍 | 第19-24页 |
| ·TMS320C80概述 | 第19-20页 |
| ·TMS320C80体系结构 | 第20页 |
| ·存储器结构 | 第20-21页 |
| ·主处理器 | 第21页 |
| ·并行处理器 | 第21页 |
| ·传输控制器 | 第21-22页 |
| ·视频控制器 | 第22页 |
| ·TMS320C80开发系统简介 | 第22-24页 |
| 第三章 H.263编解码器硬件系统的设计与实现 | 第24-69页 |
| ·概述 | 第24页 |
| ·H.263编解码器硬件系统的组成与功能 | 第24-25页 |
| ·图像格式转换芯片VP520介绍 | 第25-30页 |
| ·VP520概述 | 第25-26页 |
| ·视频压缩模式 | 第26-27页 |
| ·内插模式 | 第27-28页 |
| ·主机接口 | 第28-29页 |
| ·VP520内部控制寄存器 | 第29-30页 |
| ·视频解码芯片BT819介绍 | 第30-35页 |
| ·BT819概述 | 第30页 |
| ·输入接口 | 第30-31页 |
| ·输出接口和输出模式 | 第31-33页 |
| ·I2C接口 | 第33-35页 |
| ·视频显示子系统原理与实现 | 第35-43页 |
| ·视频显示子系统原理概述 | 第35-36页 |
| ·VP520D外围电路设计与内部寄存器设置 | 第36-40页 |
| ·BT851简介与外围电路设计 | 第40-41页 |
| ·计数控制电路 | 第41-43页 |
| ·视频捕获子系统原理与实现 | 第43-55页 |
| ·视频捕获子系统原理概述 | 第43-45页 |
| ·I2C接口设计 | 第45-49页 |
| ·BT819输出接口电路设计 | 第49-50页 |
| ·BT819控制寄存器设置 | 第50-54页 |
| ·VP520E外围电路设计与内部寄存器设置 | 第54-55页 |
| ·FIR滤波器设计 | 第55-60页 |
| ·概述 | 第55页 |
| ·有限冲激响应(FIR)滤波器的设计 | 第55-56页 |
| ·VP520内部滤波器结构 | 第56-57页 |
| ·基于VP520的图像抽取与内插滤波器的设计 | 第57-60页 |
| ·TMS320C80外围电路及相关软件的设计 | 第60-69页 |
| ·TMS320C80的地址分配 | 第60-61页 |
| ·TMS320C80控制输入端口信号设定 | 第61-62页 |
| ·TMS320C80特殊寄存器的设置 | 第62页 |
| ·命令口的原理与实现 | 第62-63页 |
| ·VC的设置 | 第63-69页 |
| 第四章 H.263信源编解码器的软件设计 | 第69-77页 |
| ·总体框架 | 第69-70页 |
| ·系统初始化 | 第70-71页 |
| ·编码器任务 | 第71-74页 |
| ·编码器模块调用关系 | 第71-72页 |
| ·Encoder模块 | 第72-73页 |
| ·帧内编码模块 | 第73-74页 |
| ·帧间编码模块 | 第74页 |
| ·解码器任务 | 第74-77页 |
| ·解码器模块调用关系 | 第74-76页 |
| ·Decoder模块 | 第76-77页 |
| 第五章 系统调试与实验结果 | 第77-81页 |
| ·概述 | 第77页 |
| ·TMS320C80及外围存储器电路的调试 | 第77页 |
| ·视频显示部分电路的调试 | 第77-78页 |
| ·视频捕获部分电路的调试 | 第78-79页 |
| ·实验结果 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 发表论文和参加科研情况说明 | 第83-84页 |
| 致 谢 | 第84页 |