| 中文摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·数字滤波器设计的发展概况 | 第7-8页 |
| ·重叠思想及全相位数字滤波器 | 第8-9页 |
| ·IP 核发展概况及IP 核设计技术简介 | 第9-11页 |
| ·本文的主要研究工作 | 第11-12页 |
| ·本文章节安排 | 第12-13页 |
| 第二章 全相位数字滤波器 | 第13-26页 |
| ·列率概念的引入和时域列率滤波 | 第13-17页 |
| ·全相位列率滤波器的单位脉冲响应 | 第17-18页 |
| ·加窗全相位滤波 | 第18-21页 |
| ·三种实现结构 | 第21-23页 |
| ·直接列率域结构 | 第21页 |
| ·时域等价结构 | 第21-22页 |
| ·列率域等价结构 | 第22页 |
| ·三种等价结构的比较和讨论 | 第22-23页 |
| ·二维可分离全相位数字滤波器 | 第23页 |
| ·二维不可分离全相位数字滤波器 | 第23-25页 |
| ·本章小结 | 第25-26页 |
| 第三章 IP核的整体设计分析 | 第26-38页 |
| ·IP 核设计的指导原则 | 第26-28页 |
| ·面积和速度的平衡与互换 | 第26-27页 |
| ·硬件原则 | 第27页 |
| ·同步设计原则 | 第27-28页 |
| ·二维可分离全相位数字滤波器的整体设计 | 第28-35页 |
| ·单位脉冲响应产生过程的分析 | 第29-32页 |
| ·列率响应的IDFT/DCT/IDCT 变换过程的分析 | 第32-33页 |
| ·二维可分离全相位数字滤波器滤波过程的分析 | 第33-35页 |
| ·计算过程中数据精度的考虑 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 第四章 IP核电路实现 | 第38-56页 |
| ·硬件描述语言 | 第38-39页 |
| ·全相位数字滤波器程序的整体结构 | 第39-40页 |
| ·add_window 模块的具体实现 | 第40-47页 |
| ·filtering 模块的具体实现 | 第47-48页 |
| ·shift_part 模块的具体实现 | 第48-49页 |
| ·功能性单元的实现 | 第49-55页 |
| ·加法器 | 第49-52页 |
| ·乘法器 | 第52-53页 |
| ·除法器 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 IP核电路的仿真验证 | 第56-64页 |
| ·IP 核验证简介 | 第56页 |
| ·主要验证技术简介 | 第56-57页 |
| ·Modelsim 仿真软件简介 | 第57-58页 |
| ·全相位数字滤波器IP 核的仿真 | 第58-63页 |
| ·本章小结 | 第63-64页 |
| 第六章 总结与展望 | 第64-65页 |
| ·总结 | 第64页 |
| ·展望 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 致谢 | 第67页 |