水下移动通信系统硬件设计与实现
| 摘要 | 第1-6页 |
| ABSTRACT | 第6-10页 |
| 第1章 绪论 | 第10-17页 |
| ·论文研究背景和意义 | 第10页 |
| ·水下机器人通信系统的发展现状 | 第10-11页 |
| ·系统总体方案 | 第11-15页 |
| ·系统设计要求 | 第11-12页 |
| ·数字调制技术的研究 | 第12-14页 |
| ·系统硬件方案 | 第14-15页 |
| ·论文主要研究内容 | 第15-17页 |
| 第2章 水下移动通信系统硬件设计 | 第17-34页 |
| ·引言 | 第17页 |
| ·系统硬件结构设计 | 第17-21页 |
| ·系统的低功耗设计 | 第17-18页 |
| ·双处理器结构设计 | 第18-19页 |
| ·嵌入式系统的选用 | 第19-21页 |
| ·信号处理板 | 第21-31页 |
| ·基于CODEC的音频编解码芯片模块 | 第22-24页 |
| ·基于FPGA的逻辑控制与数据缓冲模块 | 第24-26页 |
| ·基于ARM的嵌入式系统模块 | 第26-29页 |
| ·基于DSP的协处理器模块 | 第29-31页 |
| ·预调理电路 | 第31-33页 |
| ·系统工作特性 | 第33页 |
| ·本章小结 | 第33-34页 |
| 第3章 信号处理板的调试 | 第34-60页 |
| ·引言 | 第34页 |
| ·逻辑及系统结构的搭建 | 第34-45页 |
| ·数据通路的建立 | 第34-35页 |
| ·音频编解码芯片与FPGA的通信 | 第35-37页 |
| ·嵌入式处理器ARM与FPGA的通信 | 第37-40页 |
| ·信号处理器DSP与FPGA的通信 | 第40-42页 |
| ·双处理器ARM与DSP间的通信 | 第42-45页 |
| ·系统工作流程 | 第45-46页 |
| ·系统电源电路的调试 | 第46-49页 |
| ·可编程逻辑器件FPGA的调试 | 第49-52页 |
| ·FPGA上电工作流程 | 第49-50页 |
| ·FPGA电路配置 | 第50页 |
| ·FPGA的调试方法 | 第50-52页 |
| ·协处理器DSP的调试 | 第52-59页 |
| ·DSP对数据存储器的扩展 | 第53-55页 |
| ·DSP对程序存储器的扩展 | 第55-56页 |
| ·DSP对CODEC的配置 | 第56-58页 |
| ·协处理器DSP的软件流程 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第4章 基于ARM的嵌入式模块调试 | 第60-78页 |
| ·引言 | 第60页 |
| ·嵌入式模块的硬件结构与调试方法 | 第60-66页 |
| ·ARM对存储器的扩展 | 第60-63页 |
| ·ARM对外围接口的扩展 | 第63-65页 |
| ·嵌入式模块的调试方法 | 第65-66页 |
| ·嵌入式操作系统VxWorks的建立 | 第66-69页 |
| ·开发环境的建立与调试 | 第66-67页 |
| ·引导程序与内核的编译下载 | 第67-69页 |
| ·VxWorks的启动流程 | 第69页 |
| ·基于VxWorks的软件模块调试 | 第69-74页 |
| ·ARM对CODEC的配置 | 第70-72页 |
| ·中断处理 | 第72-73页 |
| ·ARM与DSP的通信 | 第73-74页 |
| ·系统调试结果 | 第74-77页 |
| ·本章小结 | 第77-78页 |
| 结论 | 第78-79页 |
| 参考文献 | 第79-83页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第83-84页 |
| 致谢 | 第84页 |
