摘要 | 第1-4页 |
ABSTRACT | 第4-10页 |
第1章 概述 | 第10-18页 |
·研究背景及意义 | 第10-13页 |
·无线定位技术及应用 | 第10-11页 |
·无线定位的实现主要方式及比较 | 第11-13页 |
·无线定位测控网系统 | 第13-15页 |
·下行链路 | 第13-14页 |
·上行链路 | 第14-15页 |
·地面通信链路 | 第15页 |
·射频电路设计的仿真 | 第15页 |
·论文主要内容与结构 | 第15-18页 |
第2章 射频收发子系统的功能模块及主要性能指标 | 第18-22页 |
·射频子系统的基本构成 | 第18-20页 |
·射频收发模块的功能 | 第18-19页 |
·其他部分的介绍 | 第19-20页 |
·系统的整体需求 | 第20页 |
·下行链路指标 | 第20页 |
·上行链路指标 | 第20页 |
·整个移动终端结构 | 第20-21页 |
·小结 | 第21-22页 |
第3章 移动终端射频接收机的设计 | 第22-46页 |
·接收机结构 | 第22-25页 |
·超外差接收机结构 | 第22-23页 |
·零中频接收机结构 | 第23-24页 |
·接收机结构的选择 | 第24-25页 |
·接收机中频频率的选择 | 第25-26页 |
·接收机末级模数转换器的采样频率的选择 | 第26-27页 |
·接收机所需器件特性 | 第27-30页 |
·接收机系统参数的分析 | 第30-36页 |
·噪声系数分析 | 第30-33页 |
·设计的接收系统噪声系数 | 第30-32页 |
·接收系统噪声系数要求 | 第32-33页 |
·三阶截点分析 | 第33-34页 |
·设计的接收系统三阶截点 | 第33-34页 |
·接收系统三阶截点要求 | 第34页 |
·增益分析 | 第34-36页 |
·设计的接收系统最大总增益 | 第34-35页 |
·接收系统最大总增益要求 | 第35-36页 |
·ADC前的系统仿真 | 第36-38页 |
·接收机中ADC的性能指标分析 | 第38-44页 |
·ADC的主要性能指标 | 第39-42页 |
·系统中ADC的主要性能指标分析 | 第42-43页 |
·ADC参数对接收机的影响 | 第43-44页 |
·小结 | 第44-46页 |
第4章 移动终端发射机的设计 | 第46-56页 |
·发射机结构 | 第46-49页 |
·直接变频 | 第46-47页 |
·间接变频 | 第47页 |
·发射机方案选择 | 第47-49页 |
·发射机结构选择 | 第47-48页 |
·码分多址通信方式对发射机结构的要求 | 第48-49页 |
·发射机所需器件特性 | 第49-52页 |
·发射机的增益分析 | 第52-53页 |
·DAC后的系统仿真 | 第53-55页 |
·小结 | 第55-56页 |
第5章 频率合成器的设计 | 第56-71页 |
·锁相频率合成器的原理及参数设计考虑 | 第56-62页 |
·锁相环频率合成器的基本构成及工作原理 | 第56-59页 |
·锁相环频率合成器的稳定性分析及设计考虑 | 第59-61页 |
·锁相环频率合成器的噪声分析及设计考虑 | 第61-62页 |
·锁相环频率合成器的设计 | 第62-70页 |
·锁相环频率合成器ADF4360 ? 7 芯片介绍 | 第62-63页 |
·锁相环频率合成器的仿真设计 | 第63-66页 |
·输出频率的确定 | 第63页 |
·环路滤波器的设计 | 第63-64页 |
·仿真软件ADIsimPLL 的参数设定及仿真 | 第64-66页 |
·锁相环频率合成器的仿真电路性能分析 | 第66-70页 |
·相位噪声分析 | 第66-68页 |
·环路稳定性分析 | 第68-70页 |
·小结 | 第70-71页 |
第6章 射频电路的设计总结和技术考虑 | 第71-79页 |
·射频电路设计中考虑的因素 | 第71-74页 |
·信号完整性 | 第71-72页 |
·布局走线 | 第72-74页 |
·利用ADS仿真软件实现阻抗匹配 | 第74-78页 |
·利用ADS仿真软件设计低噪声放大器阻抗匹配 | 第74-78页 |
·小结 | 第78-79页 |
第7章 本文总结和后续工作 | 第79-80页 |
参考文献 | 第80-83页 |
致谢 | 第83-84页 |
攻读学位期间发表的学术论文 | 第84-86页 |