DDR SDRAM物理层的SSTL接口电路设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题背景 | 第8-9页 |
| ·研究现状与进展 | 第9-10页 |
| ·课题研究内容 | 第10-11页 |
| ·论文的组织结构 | 第11-13页 |
| 第2章 SSTL接口电路相关理论及技术研究 | 第13-21页 |
| ·I/O Buffer基本理论 | 第13-14页 |
| ·SSTL I/O Buffer原理 | 第14-17页 |
| ·SSTL接口电路的噪声分析 | 第17-20页 |
| ·本章小结 | 第20-21页 |
| 第3章 SSTL I/O Buffer的电路设计 | 第21-38页 |
| ·SSTL输入Buffer的电路设计 | 第21-28页 |
| ·输入Buffer的设计方案 | 第21-22页 |
| ·ESD输入保护电路设计 | 第22-24页 |
| ·输入Buffer电路设计 | 第24-26页 |
| ·SSTL输入Buffer电路仿真 | 第26-28页 |
| ·SSTL输出Buffer的电路设计 | 第28-35页 |
| ·输出Buffer的设计方案 | 第28-29页 |
| ·输出Buffer电路设计 | 第29-32页 |
| ·SSTL输出Buffer电路仿真 | 第32-35页 |
| ·片内ODT电路设计 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 第4章 SSTL时序控制电路设计 | 第38-46页 |
| ·数据通道模块的设计 | 第38-43页 |
| ·控制模块的设计 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 第5章 版图设计与验证 | 第46-52页 |
| ·版图设计技术及考虑的因素 | 第46-47页 |
| ·SSTL I/O Buffer版图设计 | 第47-49页 |
| ·SSTL时序控制版图设计 | 第49-51页 |
| ·本章小结 | 第51-52页 |
| 结论 | 第52-53页 |
| 参考文献 | 第53-57页 |
| 攻读学位期间发表的学术论文 | 第57-59页 |
| 致谢 | 第59页 |
